基于ad9852的信號發(fā)生器(編輯修改稿)
2024-07-20 19:58 本頁面
【文章內(nèi)容簡介】 作電壓VCC，AD9852數(shù)字部分電源DVDD和模擬部分電源AVDD，以減少模塊上各電路之間的干擾。 電源濾波電路 信號發(fā)生器制作步驟1．印制電路板制作按印制電路板設(shè)計要求，設(shè)計采用AD9852構(gòu)成的信號發(fā)生器電路的印制電路板圖，選用兩塊13cm8cm雙面環(huán)氧敷銅板。印制電路板制作過程請參考“全國大學生電子設(shè)計競賽技能訓練”一書。（a）頂層印制電路板圖（b）底層印制電路板圖 AD9852 信號發(fā)生器電路的印制電路板圖2．元件焊接（1）印制板裸板檢查 本電路芯片引腳端多，特別是電源引腳端較多，務(wù)必對印制板上各芯片的電源引腳進行檢查，特別是要對AD9852的電源引腳和其I/O引腳進行短路性檢查。（2）元器件檢測和整形 由于本模塊電路的電阻電容全部采用了貼片元件，特別是0805封裝的電容進行檢測相當不方便，而且元件表而沒有容量標記，所以要盡可能采用名廠的優(yōu)質(zhì)表貼元件，使用時要防止元件混淆不易辨別。 接插件作為輸入輸出，使用時需要檢查接頭是否氧化，特別是電源接口，工作電流大，需特別注意；信號輸出部分使用的BNC插座也需要注意氧化問題。（3）焊接步驟焊接的原則是從低到高，從小尺寸外形到大尺寸外形，為確保焊接成功。貼片元器件焊接方法與要求請參考“全國大學生電子設(shè)計競賽技能訓練”一書有關(guān)章節(jié)。焊接0805封裝的電阻焊接0805封裝的電容焊接輸出濾波電感焊接電源濾波鉭電容，鉭電容的極性一定要正確焊接控制接口電路反相器74HC14和鎖存器74HC573焊接輸入輸出接口及BNC信號輸出插座焊接DDS芯片AD9852焊接差分接收驅(qū)動芯片MC100LVEL16及有源晶振 元件的焊接順序（4）焊接時應(yīng)注意的問題要特別注意靜電損壞AD9852，焊接時間要把握好，不宜過長。最好能使用低壓電烙鐵或焊臺進行焊接，防止芯片被靜電擊穿。焊接完后仔細檢查引腳有沒有粘連在一起，防止短路而損壞AD9852。由于AD9852芯片功耗較大(最大達3W以上)，因此應(yīng)用時應(yīng)特別注意散熱,避免芯片由于過熱而損壞，在芯片上面緊貼一散熱片，確保芯片在功耗較大的情況下正常工作。3．調(diào)試與檢測為保證該電路的正常工作，需要進行硬件和軟件的測試。測試的步驟如下：第一步：在焊接DDS芯片前完成，檢查電路元件焊接正確及好壞。第二步：檢測控制接口部分電路的完整。第三步：用掃頻儀調(diào)整AD9852 DAC輸出濾波電路的頻率特性，使其濾波器的帶寬在0～100MHz范圍內(nèi)。第四步：焊接AD9852后仔細檢查引腳的是否存在短路和虛焊，并通電檢查，要特別注意芯片是否過熱。第五步：用測試程序測試電路。初始化端口復(fù)位AD9852寫頻率控制字寫幅度控制字結(jié)束 AD9852測試程序流程圖4．AD9852的使用 （1）內(nèi)部和外部更新時鐘此項功能由一個雙向I/O引腳（引腳端20）和一個可編程32位倒計時計數(shù)器組成。為了將功能編程的變化量從I/O緩沖寄存器傳輸?shù)紻DS核，一個更新時鐘信號必須由外部供給或由內(nèi)部的32位更新時鐘發(fā)生。當用戶提供一個外部更新時鐘時，此更新時鐘在內(nèi)部必須與系統(tǒng)時鐘同步，以避免編程信息的傳輸干擾數(shù)據(jù)初始化或保存時間。當已更新的編程信息有效時，這個模式為用戶提供了更完善的控制。更新時鐘的默認模式是內(nèi)部的（進入更新時鐘寄存器的位為邏輯高電平）；若轉(zhuǎn)換為外部更新時鐘模式，更新時鐘寄存器控制位必須設(shè)置為邏輯低電平。內(nèi)部更新模式可以產(chǎn)生自動的周期性更新脈沖，起始時間周期由用戶設(shè)置。當使用內(nèi)部產(chǎn)生的更新時鐘時，可以通過編程32位更新時鐘寄存器（地址16~19hex）和設(shè)置進入更新時鐘（地址1Fhex），用控制寄存器位為邏輯高電平來確定。更新時鐘倒計時計數(shù)器運行于1/2系統(tǒng)時鐘速率（最大為150MHz），并且從一個32位二進制（由用戶編程）開始倒計數(shù)。當計數(shù)數(shù)到0時，DDS輸出產(chǎn)生一個自動的I/O更新。更新時鐘在引腳20上有內(nèi)外兩條線路，用戶可以同步進行更新信息的編程，速率為更新時鐘速率。更新脈沖之間的時間周期為：（N+1）系統(tǒng)時鐘周期。式中：N是用戶編程的32位值，N的允許范圍為1～（232－1）。引腳端20上的內(nèi)部已產(chǎn)生的更新脈沖輸出有一個固定的8個系統(tǒng)時鐘周期的高電平時間。編程更新時鐘寄存器值5將引起I/O UD引腳保持高電平。更新時鐘功能停止工作；用戶不能夠使用信號作為數(shù)據(jù)傳輸指令。這是I/O UD作為輸出時，最小高電平脈沖時間的結(jié)果。（2）整形開關(guān)鍵控(Shaped On/Off keying)Shaped On/Off 。這個特性允許用戶控制余弦DAC輸出信號的振幅與時間之比的斜率。整形開關(guān)鍵控突變開關(guān)鍵控０刻度滿刻度０刻度滿刻度 整形并關(guān)鍵控功能示意圖此項功能被用于數(shù)位數(shù)據(jù)的“脈沖傳輸”，以減少數(shù)據(jù)的短促的，突變脈沖的，不利的頻譜影響。用戶必須先通過設(shè)置控制寄存器內(nèi)的OSK EN位為邏輯高電平，將數(shù)字式乘法器使能；否則，如果OSK EN位為邏輯低電平，數(shù)字式乘法器負責振幅控制的部分將被旁路，而且余弦DAC輸出被設(shè)置為滿量程振幅。除設(shè)置OSK EN位之外，第二個控制位OSK INT（也在地址20hex）必須被設(shè)置為邏輯高電平。邏輯高電平選擇線性內(nèi)部控制輸出沿斜坡上升沿斜坡下降功能。OSK INT位的邏輯低電平轉(zhuǎn)換控制用戶可編程的12位寄存器的數(shù)字式乘法器，允許用戶以任何方式進行動態(tài)整形振幅傳輸。標注為12位“輸出整形鍵控”的寄存器的地址為21~22hex。最大輸出振幅是電阻RSET的函數(shù)，并且當OSK INT使能時是不可編程的。 數(shù)字式乘法器部分負責整形鍵控功能框圖傳輸時間從0刻度到滿刻度必須被編程。傳輸時間的兩個確定因素是系統(tǒng)時鐘周期（驅(qū)動斜坡速率計數(shù)器）和振幅步長數(shù)量（4096）。例如，確定AD9852的系統(tǒng)時鐘為100MHz（10ns周期）。如果斜坡速率計數(shù)器是以編程為最小計數(shù)值3，它將產(chǎn)生兩個系統(tǒng)時鐘周期（一個上升沿載入倒計時值，另一個上升沿將計數(shù)值從3降為2）。如果倒計數(shù)值3，斜坡速率寄存器將停止，因此，產(chǎn)生一個縮放比例常數(shù)給數(shù)字式乘法器。用戶可以應(yīng)用這個停止條件。8位倒計數(shù)值與輸出脈沖之間的時間周期為：（N +1）系統(tǒng)時鐘周期。式中：N是8位倒計數(shù)值，它將在這些脈沖取值4096，用以將12位正計數(shù)器從0刻度增加到滿刻度。因此，對于10MHz系統(tǒng)時鐘，最小整形鍵控斜坡時間是4096410ns=（近似值）。最后，改變引腳30的邏輯狀態(tài)。當OSK INT為高電平時，“整形鍵控”將自動執(zhí)行已編程輸出包絡(luò)功能。引腳下
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1