【文章內(nèi)容簡介】 鬼影 ” ，使用時可以通過一個 10K 的電位器調(diào)整對比度）。 RS（ 4 腳）： RS 為寄存器選擇，高電平 1 時選擇數(shù)據(jù)寄存器、低電平 0 時選擇指令寄存器。 R/W（ 5 腳）： R/W 為讀寫信號線，高電平 (1)時進 行讀操作，低電平 (0)時進行寫操作。 E（ 6 腳）： E(或 EN)端為使能 (enable)端，下降沿使能。 DB0（ 7 腳）： 低 4 位三態(tài)、 雙向數(shù)據(jù)總線 0 位（最低位） DB1（ 8 腳）： 低 4 位三態(tài)、 雙向數(shù)據(jù)總線 1 位 DB2（ 9 腳）： 低 4 位三態(tài)、 雙向數(shù)據(jù)總線 2 位 DB3（ 10 腳）： 低 4 位三態(tài)、 雙向數(shù)據(jù)總線 3 位 DB4（ 11 腳）：高 4 位三態(tài)、 雙向數(shù)據(jù)總線 4 位 DB5（ 12 腳）：高 4 位三態(tài)、 雙向數(shù)據(jù)總線 5 位 DB6（ 13 腳）：高 4 位三態(tài)、 雙向數(shù)據(jù)總線 6 位 DB7（ 14 腳）：高 4 位三態(tài)、 雙向數(shù)據(jù) 總線 7 位（最高位） 寄存器選擇控制如表 21： 表 21 寄存器選擇控制 RS R/W 操作說明 0 0 寫入指令寄存器（清除屏等） 0 1 讀 busy flag（ DB7）以及讀取位 地 址計數(shù)器（ DB0~DB6） 值 1 0 寫入數(shù)據(jù)寄存器（顯示各字型等） 1 1 從數(shù)據(jù)寄存器讀取數(shù)據(jù) 蘇州大學(xué)本科生畢業(yè)設(shè)計（論文 ） 第 12 頁 第 DDS 模塊 . DDS 技術(shù)簡介 直接數(shù)字合成技術(shù)是美國學(xué)者于 1971 年提出的，即以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一中新的頻率合成原理，稱之為直接數(shù)字頻率合成器 (Direct Digital Synthesis)。它的基本原理就是利用采樣原理，通過查表法產(chǎn)生波形。但是限于當(dāng)時微電子技術(shù)和數(shù)字信號處理技術(shù)的限制， DDS 并沒有被足夠的重視，隨著現(xiàn)代超大規(guī)模集成電路的高速發(fā)展，使數(shù)字頻率合成技術(shù)得到了質(zhì)的飛躍，它在頻率轉(zhuǎn)換時間、相位連續(xù)性、相對帶寬、高分辨率、正交輸出以及集成化等一系列性能指標(biāo)方面，已經(jīng)遠超過了傳統(tǒng)的頻率合成技術(shù)所能達到的水平。但是由于 DDS 數(shù)字化實現(xiàn)的固有特點，決定了其輸出頻譜雜散較大。從 20 世紀(jì) 80 年代末，通過深入的研究認識了 DDS 雜散的原因及其分布規(guī)律后，對 DDS 相位累加器進行了改進， ROM 數(shù) 據(jù)進行了壓縮，使用了抖動注入技術(shù)以及對DDS 系統(tǒng)結(jié)構(gòu)和工藝結(jié)構(gòu)進行了改進。 DDS 技術(shù)建立在采樣定理的基礎(chǔ)上，它首先對需要產(chǎn)生的信號波形進行采樣和量化，然后存入存儲器作為待產(chǎn)生信號波形的數(shù)據(jù)表。輸出信號波形時，電路在一個高穩(wěn)定時鐘控制下從數(shù)據(jù)表中依次讀出信號波形的數(shù)據(jù)，產(chǎn)生過數(shù)字化的信號，這個信號再通過 DAC轉(zhuǎn)換成所需的模擬信號波形。具體原理框圖如圖 25 所示。它的核心是相位累加器，由 N位加法器與 N 位相位寄存器構(gòu)成，類似一個簡單的計數(shù)器。加法器將頻率控制字與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送 至累加寄存器的數(shù)據(jù)輸入端。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是 DDS 輸出的信號頻率。將相位寄存器的輸出與相位控制字相加得到的數(shù)據(jù)作為一個地址對正弦查詢表進行尋址，查詢表把輸入的地址相位信息映射成正弦波幅度信號，通過 D/A 變換器把數(shù)字量變成模擬量，再經(jīng)過低通濾波器平滑并濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。在參考頻率為 ?s 的情況下， DDS 系統(tǒng)輸出信號的頻率 ?0 為： NfsKfo 2? （ 21） 輸出信號的頻率分辨率 Δ ?0 為： Nfsfo 2?? （ 22） 蘇州大學(xué)本科生畢業(yè)設(shè)計（論文 ） 第 13 頁 圖 25 DDS 技術(shù)的原理框圖 . AD9834 的簡介 AD9834 是一款能產(chǎn)生高質(zhì)量正弦波和三角波的低功耗 DDS 芯片。它內(nèi)部載有比較器能產(chǎn)生方波用來產(chǎn)生脈沖信號。 AD9834 在 3v 時只有 20mW 的功耗，對功耗要求高的來說是一個較好的選擇。 提供了相位 調(diào)制和脈沖調(diào)制的功能。有 28 位的頻率寄存器； 75Mhz 的時鐘頻率，分辨率為 ， 1MHz 時為 。頻率和相位調(diào)制由存儲寄存器決定，可以通過軟件或 是通過 FSELECT 和 PSELECT 兩個管 腳操作串行口或修改存儲器。 AD9834 用三個串口寫入數(shù)據(jù)。串口的操作時鐘頻率最高達到 40MHz，并且有 DSP 和微控制器標(biāo)準(zhǔn)兼容。其引腳圖 26 如下： 圖 26 AD9834引腳圖 AD9834 各 個 引腳定義及功能說明： FS ADJUST（ 1 腳）： 全面調(diào)控。在此腳與 AGND 有個電阻 RSET。這決定了整個 DA轉(zhuǎn)換的電流的幅度。電流和 RSET 的關(guān)系： IOUTFULLSCALE=18*FSADJUST/RSET FSADJUST=(額定 ),REST= ?Ω (典型值 ) REFOUT（ 2 腳）： 輸出參考電壓。芯片內(nèi)已有一個 的電壓參考值 COMP（ 3 腳） ： DA 轉(zhuǎn)換偏壓。用來耦合偏置電壓 AVDD（ 4 腳）：模擬部分正極電源。范圍 ~，在 AVDD 和 AGND 之間應(yīng)加一個 的去耦電容 。 DVDD（ 5 腳）：數(shù)字部分正極電源。 蘇州大學(xué)本科生畢業(yè)設(shè)計（論文 ） 第 14 頁 CAP/（ 6 腳）：數(shù)字電路運行在 下。此電源 產(chǎn)生于 DVDD，用的是板上調(diào)節(jié)器。這個調(diào)節(jié)器需要一個 100nF 的去耦電容，接在此腳和 DGND 間，如果 DVDD=，那么此 引 腳應(yīng)與 DVDD 短接。 DGND（ 7 腳）： 數(shù)字的接 地 。 MCLK（ 8 腳）：數(shù)字時鐘輸入端。 DDS 輸出地頻率表述為主時鐘頻率的二進制小數(shù)形式。此輸出地頻率精確度和相位噪聲由這個時鐘決定 。 FSELECT（ 9 腳）： 頻率選擇輸入端。 FSELECT 控制頻率寄存器， FREQ0、 FREQ1，這用在相位累加器。要用的頻率寄存器可以由 FSELECT 或 FSEL 位來選擇。當(dāng) FSEL 位選擇頻率寄存器時， 則 FSELECT 接于 COMS 的高或低 。 PSELECT（ 10 腳）：相位選擇輸入端， PSELECT 控制相位寄存器 ,PHASE0/PHASE1,增加到相位累加器的輸出，要用相位寄存器時可由 FSELECT 腳或 PSEL 位來選擇，當(dāng)由FSEL 位控制時， FSELECT 腳應(yīng)接在 CMOS 的高或低 。 RESET（ 11 腳）：激活高數(shù)字輸入端。此 引腳復(fù)位 相應(yīng)的內(nèi)部寄存器置 0，這相當(dāng)于部分模擬輸出。 RESET 不會影響地址存儲器。 SLEEP（ 12 腳）：激活高位數(shù)字輸入端，當(dāng)此 引 腳置高， DA 轉(zhuǎn)換關(guān)閉。此 引 腳一樣有控制 SLEEP12 位的功能。 SDATA（ 13 腳）：數(shù)據(jù)串口輸入端。 16 位數(shù)據(jù)由此輸入 。 SCLK（ 14 腳）：串行時鐘輸入。 SCLK 的每個下降沿就將 一位輸入 AD9834。 FSYNC（ 15 腳）：激活地位控制輸入端。此為輸入數(shù)據(jù)的幀同步信號。當(dāng) FSYNC 拉低，內(nèi)部邏輯電路就會告知芯片一位新的字節(jié)進入了 。 SIGN BIT OUT（ 16 腳）： 邏輯輸出。此引腳可以 輸出比較器的輸出，也可輸出來自NCO 的 MSB，在寄存器置位 POPBITEN 可以使能此腳， DIGN/PIB 為決定是比較器輸出還是來自 NCO 的 MSB 輸出。 VIN（ 17 腳）： 比較器輸入端。比較器能夠由正弦波 DA 轉(zhuǎn)換的輸出產(chǎn)生方波。在接入比較器之前 DA 的輸出應(yīng)適當(dāng)濾波以減小抖動。當(dāng)置位 OPBITEN 和 SIGN/PIB 寄存器以置 1，比較器輸入接 VIN AGND（ 18 腳）： 模擬的接地。 IOUT（ 19 腳）， IOUTB（ 20 腳）： 電流輸出。這是一個高阻抗電流源。像 200Ω電阻接于 IOUT 和 AGND 之間。 IOUTB 應(yīng)該在 AGND 之間接 200 的外部電阻，也可直接接AGND，建議在 AGND 間接 一 個 20pF 電容防止時鐘饋通 。 蘇州大學(xué)本科生畢業(yè)設(shè)計（論文 ） 第 15 頁 第 3章 硬件電路的設(shè)計 硬件電路主要包括單片機主控電路 ，液晶顯示 電路， AD9834 電路，按鍵電路，增益可控電路。 第 單片機主控電路及液晶顯示電路 用 STC89C52 的 P2 口作為數(shù)據(jù)線，用 、 、 分別作為 LCD 的 E、 R/W、RS。其中 E 是下降沿觸發(fā)的片選信號， R/W 是讀寫信號， RS 是寄存器選擇信號本模塊設(shè)計要點如下：顯示模塊初始化：首先清屏，再設(shè)置接口數(shù)據(jù)位為 8 位，顯示行數(shù)為 1 行，字型為 5 7 點陣，然后設(shè)置為整體顯示，取消光標(biāo)和字體閃爍 ,最后設(shè)置為正向增量方式且不移位。向 LCD 的顯示緩沖區(qū)中送字符，程序中采用 2 個字符數(shù)組，一個顯示字符，另一個顯示電壓數(shù)據(jù)，要顯示的字 符或數(shù)據(jù)被送到相應(yīng)的數(shù)組中，完成后再統(tǒng)一顯示 .首先取一個要顯示的字符或數(shù)據(jù)送到 LCD 的顯示緩沖區(qū)，程序延時 ,判斷是否夠顯示的個數(shù)，不夠則地址加一取下一個要顯示的字符或數(shù)據(jù)。 LCD1602 與 STC89C52 的接口 電路圖如下圖 31 所示： 12345678RESET91011121314151617XTAL218XTAL119VSS202122232425262728PSEN29ALE30EA313233343536373839VCC40U689s52VCCVCC12Y1XTAL30pFC530pFC610uFC41KR7VCCS1SWPB123456789P21K 排阻VCCVSS1VCC2VEE3RS4RW5EN6DB07DB18DB29DB310DB411DB512DB613DB714A15K16LCD1lcd1602VCCVCC10KR6VCC 圖 31 LCD1602與 STC89C52的接口 電路圖 第 AD9834 電路 AD9834 電路設(shè) 計的時候要注意好，以便模擬和數(shù)字部分能分離固定在板子的確定部分， 這可以使接地面便利的分離開。最小的刻板技術(shù)一般對接地面很好，因為它給接地面很好的防護。數(shù)字信號和模擬信號 的地只需接在一個地方。如果 AD9834 是單個設(shè)備需要AGND 和 DGND 連接，板上的地面應(yīng)該在 AD9834 的 AGND 和 DGND 腳連接如果 AD9834在一個系統(tǒng)中復(fù)雜的設(shè)備要 AGND和 DGND連接，連接應(yīng)該在一個點上，盡可能在 AD9834蘇州大學(xué)本科生畢業(yè)設(shè)計（論文 ） 第 16 頁 附近建立一個中性點。 AD9834 電路設(shè)計圖如圖 32 所示： NC1GND2OUT3VCC4U375MHZDGNDC14DGND100pFC13DGNDDGNDC11FS ADJ1REFOUT2COMP3AVDD4DVDD5CAP/6DGND7MCLK8FSELECT9PSELECT10RESET11SLEEP12SDATA13SCLK14FSYNC15SIGN BIT OUT16VIN17AGND18IOUT19IOUTB20U1 AD983410uFC10DGNDDVDDDVDDC6DGNDAVDDC7AVDDAGNDAGNDAGNDAGNDDVDDDGND DGNDDDS_SYNCDDS_CLKDDS_DINDVDD10UHL1AGND300RR6C9AGNDAGND10KR8SQUAREAGND10UFC5200RR1AGND 圖 32 AD9834電路的電路圖 第 按鍵電路 S1SWPBS3SWPBS4SWPBS5SWPB 圖 33按鍵電路的電路圖 按鍵電路設(shè)計圖如上圖 33 所示。把單片機的 － 端口通