基于ad9852的信號發(fā)生器-免費閱讀
【正文】 由單片機或者FPGA組成的控制器，控制AD9852構(gòu)成數(shù)據(jù)振蕩器，完成本機振蕩及掃頻信號的發(fā)生，由于使用了DDS芯片作掃頻信號發(fā)生，頻率分辨率可以做得很高，掃頻速度和掃頻帶寬由控制器設定，控制靈活簡單。控制模塊輸出的控制信號還需經(jīng)一級反向后連接到AD9852信號發(fā)生模塊，如直接連接，輸出的控制信號需全部在取反。RECLK可以是單端或差動輸入，這取決于引腳60（DIFF CLK ENABLE）的設置（低電平式高電平）。SINC功能在減少功率消耗時可以被旁路，尤其是在較高的時鐘速度時。余弦DAC輸出被指定為IOUT1和IOUT1B，分別對應引腳端48和引腳端49。93V/IOUT，這里IOUT單位是A（安培）。因此，對于10MHz系統(tǒng)時鐘，最小整形鍵控斜坡時間是4096410ns=（近似值）。 數(shù)字式乘法器部分負責整形鍵控功能框圖傳輸時間從0刻度到滿刻度必須被編程。這個特性允許用戶控制余弦DAC輸出信號的振幅與時間之比的斜率。更新時鐘在引腳20上有內(nèi)外兩條線路，用戶可以同步進行更新信息的編程，速率為更新時鐘速率。為了將功能編程的變化量從I/O緩沖寄存器傳輸?shù)紻DS核，一個更新時鐘信號必須由外部供給或由內(nèi)部的32位更新時鐘發(fā)生。由于AD9852芯片功耗較大(最大達3W以上)，因此應用時應特別注意散熱,避免芯片由于過熱而損壞，在芯片上面緊貼一散熱片，確保芯片在功耗較大的情況下正常工作。（a）頂層印制電路板圖（b）底層印制電路板圖 AD9852 信號發(fā)生器電路的印制電路板圖2．元件焊接（1）印制板裸板檢查 本電路芯片引腳端多，特別是電源引腳端較多，務必對印制板上各芯片的電源引腳進行檢查，特別是要對AD9852的電源引腳和其I/O引腳進行短路性檢查。能產(chǎn)生模擬AM、模擬FM、ASK、FSK和PSK等多種信號，頻率穩(wěn)定度106，與晶振的穩(wěn)定度相同。若要選擇一種工作模式，需要對控制寄存器內(nèi)的3位模式控制位進行編程。網(wǎng)絡的另一端應該連接到AVDD，盡可能地靠近引腳60。低電平激活。如果I/O UD被選作輸出（默認值），在8個系統(tǒng)時鐘周期后，輸出脈沖由低到高，說明內(nèi)部頻率更新已經(jīng)發(fā)生21WRB/SLCK寫并行數(shù)據(jù)到I/O端口的緩沖區(qū)?；鶞蕰r鐘緩沖器內(nèi)部可編程時鐘I/O緩沖器可編程幅度和比率控制4~20倍基準時鐘倍增器頻率累加器ACC1Δ頻率比率定時器相位累加器ACC2相位到幅度轉(zhuǎn)換器INV. SINC濾波器12位余弦DAC12位控制DACMUXMUXMUXMUXMUXMUXDEMUXΔ頻率字模式選擇頻率調(diào)諧字1頻率調(diào)諧字2第1級14位相位/偏移補償字第2級14位相位/偏移補償字AM調(diào)制12位DC控制可編程寄存器SYSTEM CLOCK系統(tǒng)時鐘AD9852DDS核247。（3）信號發(fā)生器電路元器件。 測試使用的儀器設備儀器名稱型號指標數(shù)量生產(chǎn)廠單片機仿真器偉福E6000/L1南京偉福模擬示波器GOS602120MHz，頻率測量精度6位1臺灣固偉數(shù)字存儲示波器DS5202CA200MHz 1G/s1北京普源精電科技寬帶掃頻儀XPD1252－A1南京秀普瑞電子頻譜分析儀HM501131德國產(chǎn)數(shù)字萬用表UT553位半1深圳優(yōu)利德計算機銳翔K5481PP4 1TCL公司 信號發(fā)生器電路元器件符號名稱參數(shù)與型號數(shù)量備注控制接口U3，U4六反相施密特觸發(fā)器74HC142排針U5，U7三態(tài)八D鎖存器74HC5731BNCR20電阻300Ω1基準時鐘U2低壓差分接收器MC100LVEL161BNC插座Y1有源晶振1R30電阻2Kω1R31電阻50Ω1C31電容器1信號濾波C70，C80，C90電容器27pF3C71，C81，C91電容器3C72，C82，C92電容器47pF3C73，C83，C93電容器12pF3C74，C84，C94電容器39pF3C75，C85，C95電容器3C76，C86，C96電容器22pF3L1，L4，L7電感82nH3L2，L5，L8電感68nH3L3，L6，L9電感68nH3電源濾波C1～C21電容器21排針DDS芯片U1DDSAD98521BNC插座R1,R2電阻8kΩ2R5,R6電阻100Ω2R7,R8,R10電阻50Ω3R9電阻25Ω1R11電阻1C60電容器1C61電容器1跳線帽1注：所有元器件均采用貼片封裝形式，電阻、電容尺寸為0805。2系統(tǒng)時鐘雙向內(nèi)/外I/O更新時鐘FSK/BPSK/HOLD數(shù)據(jù)輸入差分/單端選擇模擬輸出DAC RSET模擬輸出模擬輸入時鐘輸出ON/OFF鍵控整形GND+VS主復位8位并行復載6位地址或串行可編程線串行/并行選擇基準時鐘輸入系統(tǒng)時鐘系統(tǒng)時鐘EXTDCKQINTREADWRITE24834848144848481414171712121212BUSQI系統(tǒng)時鐘比較器 AD9852的內(nèi)部結(jié)構(gòu)方框圖 AD9852的引腳封裝形式 AD9852的引腳功能引腳符號功能1~8D7~D08位雙向并行數(shù)據(jù)輸入。與SCLK共同起作用。此引腳在并行模式被選時，與RDB引腳共同起作用29FSK/BPSK/HOLD與編程控制寄存器所選的操作模式有關(guān)的多功能引腳端。為了得到最好的噪聲性能，通過設置控制寄存器1E中的“旁路PLL”位，而將REFCLK倍頻器旁路64DIFF CLK ENABLE差分REFCLK使能。 AD9852模式控制位模式位
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1