基于ad9852的信號發(fā)生器(已修改)
2025-07-05 19:58 本頁面
【正文】 第5章 信號發(fā)生器制作實(shí)訓(xùn) 實(shí)訓(xùn)目的和實(shí)訓(xùn)器材 1．制作一個(gè)基于DDS AD9852的信號發(fā)生器。2．實(shí)訓(xùn)器材（1）常用電子裝配工具。（2）測試使用的儀器設(shè)備。（3）信號發(fā)生器電路元器件。 測試使用的儀器設(shè)備儀器名稱型號指標(biāo)數(shù)量生產(chǎn)廠單片機(jī)仿真器偉福E6000/L1南京偉福模擬示波器GOS602120MHz，頻率測量精度6位1臺灣固偉數(shù)字存儲示波器DS5202CA200MHz 1G/s1北京普源精電科技寬帶掃頻儀XPD1252－A1南京秀普瑞電子頻譜分析儀HM501131德國產(chǎn)數(shù)字萬用表UT553位半1深圳優(yōu)利德計(jì)算機(jī)銳翔K5481PP4 1TCL公司 信號發(fā)生器電路元器件符號名稱參數(shù)與型號數(shù)量備注控制接口U3，U4六反相施密特觸發(fā)器74HC142排針U5，U7三態(tài)八D鎖存器74HC5731BNCR20電阻300Ω1基準(zhǔn)時(shí)鐘U2低壓差分接收器MC100LVEL161BNC插座Y1有源晶振1R30電阻2Kω1R31電阻50Ω1C31電容器1信號濾波C70，C80，C90電容器27pF3C71，C81，C91電容器3C72，C82，C92電容器47pF3C73，C83，C93電容器12pF3C74，C84，C94電容器39pF3C75，C85，C95電容器3C76，C86，C96電容器22pF3L1，L4，L7電感82nH3L2，L5，L8電感68nH3L3，L6，L9電感68nH3電源濾波C1～C21電容器21排針DDS芯片U1DDSAD98521BNC插座R1,R2電阻8kΩ2R5,R6電阻100Ω2R7,R8,R10電阻50Ω3R9電阻25Ω1R11電阻1C60電容器1C61電容器1跳線帽1注：所有元器件均采用貼片封裝形式，電阻、電容尺寸為0805。 AD9852的主要特性AD9852是美國模擬器件公司生產(chǎn)的高速DDS集成芯片，其芯片內(nèi)部有一個(gè)高速，高性能的DAC，能形成一個(gè)數(shù)字可編程的，高靈敏度的合成器。最高系統(tǒng)工作頻率300MHz，通過控制器改變其內(nèi)部的寄存器參數(shù)可工作在AM、FM、ASK、FSK、PSK等模式。AD9852可產(chǎn)生一個(gè)非常穩(wěn)定的頻率、相位和振幅可編程的余弦輸出，可在通信、雷達(dá)、測試儀器等應(yīng)用中的靈活LO（本機(jī)振蕩器）。其主要性能如下：最高300MHz的系統(tǒng)時(shí)鐘；內(nèi)含4～20倍可編程參考時(shí)鐘倍乘器；48位的可編程頻率寄存器；兩路12位D/A輸出；內(nèi)含超高速，低抖動比較器；具有12位可編程振幅調(diào)諧和可編程的Shaped On/off Keying功能；14位可編程相位寄存器；單引腳FSK和BPSK數(shù)據(jù)接口；HOLD引腳具有線性和非線性FM調(diào)頻功能；可自動雙向頻率掃描；可自動進(jìn)行sin(x)/x校正；；10MHz的兩線或三線串行接口；100MHz的8位并行編程接口；單端或差分基準(zhǔn)時(shí)鐘輸入選擇。A9852有SQ80和ST80 LQFP80兩種封裝形式，前者型號為AD9852ASQ；后者型號為AD9852AST。基準(zhǔn)時(shí)鐘緩沖器內(nèi)部可編程時(shí)鐘I/O緩沖器可編程幅度和比率控制4~20倍基準(zhǔn)時(shí)鐘倍增器頻率累加器ACC1Δ頻率比率定時(shí)器相位累加器ACC2相位到幅度轉(zhuǎn)換器INV. SINC濾波器12位余弦DAC12位控制DACMUXMUXMUXMUXMUXMUXDEMUXΔ頻率字模式選擇頻率調(diào)諧字1頻率調(diào)諧字2第1級14位相位/偏移補(bǔ)償字第2級14位相位/偏移補(bǔ)償字AM調(diào)制12位DC控制可編程寄存器SYSTEM CLOCK系統(tǒng)時(shí)鐘AD9852DDS核247。2系統(tǒng)時(shí)鐘雙向內(nèi)/外I/O更新時(shí)鐘FSK/BPSK/HOLD數(shù)據(jù)輸入差分/單端選擇模擬輸出DAC RSET模擬輸出模擬輸入時(shí)鐘輸出ON/OFF鍵控整形GND+VS主復(fù)位8位并行復(fù)載6位地址或串行可編程線串行/并行選擇基準(zhǔn)時(shí)鐘輸入系統(tǒng)時(shí)鐘系統(tǒng)時(shí)鐘EXTDCKQINTREADWRITE24834848144848481414171712121212BUSQI系統(tǒng)時(shí)鐘比較器 AD9852的內(nèi)部結(jié)構(gòu)方框圖 AD9852的引腳封裝形式 AD9852的引腳功能引腳符號功能1~8D7~D08位雙向并行數(shù)據(jù)輸入。僅在并行編程模式中使用9，10，23，24，25，73，74，79，80DVDD數(shù)字電路部分電源電壓。相對AGND和DGND為+11，12，26，27，28，72，75，76，77，78DGND數(shù)字電路部分接地。與AGND電位相同13，35，57，58，63NC沒有連接14～19A5～A0當(dāng)使用并行編程模式時(shí)，編程寄存的6位并行地址輸入17A2/ (I/O RESET)串行通信時(shí)總線的I/O RESET端。在這種方式下，串行總線的復(fù)位既不影響以前的編程，也不調(diào)用“默認(rèn)”編程值，高電平激活18A1/SDO在三線式串行通信模式中使用的單向串行數(shù)據(jù)輸入端19A0/SDIO在兩線式串行模式中使用的雙向串行數(shù)據(jù)輸入/輸出端20I/O UD CLK雙向I/O更新CLK。方向在控制寄存器內(nèi)被選擇。如果被選擇作為輸入，上升沿將傳輸I/O端口緩沖區(qū)內(nèi)的內(nèi)容到編程寄存器。如果I/O UD被選作輸出（默認(rèn)值），在8個(gè)系統(tǒng)時(shí)鐘周期后，輸出脈沖由低到高，說明內(nèi)部頻率更新已經(jīng)發(fā)生21WRB/SLCK寫并行數(shù)據(jù)到I/O端口的緩沖區(qū)。與SCLK共同起作用。串行時(shí)鐘信號與串行編程總線相
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1