【文章內容簡介】 波器具有高精度、高可靠性、可程控改變特性或復用、便于集成等優(yōu)點。數字濾波器在 語言信號處理 、圖像信號處理、醫(yī)學生物信號處理以及其他應用領域都得 到了廣泛應用 。 它涉及到的領域很廣，如通信系統(tǒng)，系統(tǒng)控制，生物醫(yī)學工程，機械振動，遙感遙測，地質勘探，故障檢測，電力系統(tǒng)，航空航天，自動化儀器等。 數字濾波器的好壞對相關的眾多工程技術領域影響很大，一個好的數字濾波器會有效的推動眾多的工程技術領域改造和學科發(fā)展。所以對數字濾波器的工作原理，硬件結構和實現(xiàn)方法進行研究具有一定的意義。 畢業(yè)設計（論文） 2 FPGA（ Field－ Programmable Gate Array） ，即現(xiàn)場可編程門陣列，它是在 PAL、GAL、 CPLD 等可編程器件的基礎上進一步發(fā)展的產物。它是作為專用集成電路（ ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array） 這樣一個概念，內部包括可配置邏輯模塊 CLB（ Configurable Logic Block） 、輸出輸入模塊 IOB（ Input Output Block） 和內部連線 （ Interconnect） 三個部分。 現(xiàn)場可編程門陣列 （ FPGA）是可編程器件。與傳統(tǒng)邏輯電路和門陣列（如 PAL， GAL及 CPLD 器件）相比，F(xiàn)PGA 具有不同的結構， FPGA 利用小型查找表（ 161RAM）來實現(xiàn)組合邏輯，每個查找表連接到一個 D 觸發(fā)器的輸入端，觸發(fā)器再來驅動其他邏輯電路或驅動 I/O，由此構成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。 FPGA 的邏輯是通過向內部靜態(tài)存儲單元加載編程數據來實現(xiàn)的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的聯(lián)接方式 ,并最終決定了 FPGA 所能實現(xiàn)的功能 , FPGA 允許無限次的編程 . FPGA 技術的發(fā)展及應用 FPGA 正處于高速發(fā)展時期，新型芯片的規(guī)模越大，成本也越來越低，低端的 FPGA已逐步取代了傳統(tǒng)的數字元件，高端的 FPGA將會成為今后競爭的主流。 自 1985 年問世以來， FPGA 從集成電路與系統(tǒng)家族一個不起眼的小角色逐漸成為電子設計領域的重要器件。它極大地提高了設計靈活性并縮短了產品上市時間，在通信、工業(yè)控制、航空領域中廣泛應用。 FPGA 行業(yè)集中度很高，幾家美國公司掌握著行業(yè)的 “制空權 ”。特別是在航空航天及軍工等特殊領域，美國等少數國家對先進的技術保持封鎖。因此，發(fā)展國內 FPGA 產業(yè)不是要不要的問題，而是怎么發(fā)展的 問題。國內 IC 企業(yè)介入FPGA 的時間并不長，多數公司還處于學習階段 。 Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產品線上不斷推陳出新之外，也在不懈地提高開發(fā)軟件的設計能力，他們的軟件產品在很多方面一點也不遜色于專業(yè)的 EDA 廠商，所以從這個角度來說， FPGA 廠商也是 EDA 畢業(yè)設計（論文） 3 公司。這里的代表性產品就是 Altera 公司的 Quartus II 開發(fā)軟件和 Xilinx 公司的ISE 開發(fā)軟件。 Altera 的 FPGA 開發(fā)工具已經經歷了四代。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。 Max+Plus II 在 FPGA 設計工具里是一個劃時代的產品，它提供了一種與結構無關的圖形化設計環(huán)境，功能強大，使用方便。設計者無須精通器件內部的復雜結構，而只需要使用自己熟悉的設計輸入工具（如原理圖或者 HDL 語言）把自己的設計輸入到計算機中， Max+Plus II 就會自動把這些設計轉換成最終結構所需的格式，用戶只要把最后生成的配置數據通過下載電纜下載到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四 代開發(fā)工具，是一個集成化的多平臺設計環(huán)境，能夠直接滿足特定設計需要，在 FPGA 和 CPLD 設計各個階段都提供了工具支持，并為可編程片上系統(tǒng) (SOPC)提供全面的設計環(huán)境，是一個系統(tǒng)級的高效的 EDA 設計工具。而且，隨著器件結構和性能的不斷提高，器件集成度的不斷擴大， Altera 始終能夠同步推出與之相適應的開發(fā)工具，滿足了設計者的要求，近年來一直保持著一年一個新版本的更新進度。 FPGA 軟件設計工具 Quartus II Altera 公司和 Xilinx 公司為代表的 FPGA 廠商，除了在 FPGA 產品線上不斷推陳 出新之外，也在不懈地提高開發(fā)軟件的設計能力，他們的軟件產品在很多方面一點都不遜色于專業(yè)的 EDA 廠商，所以從這個角度來說， FPGA 廠商也是 EDA公司。這里的代表性產品就是 Altera 公司的 Quartus II 開發(fā)軟件和 Xilinx 公司的ISE 開發(fā)軟件。 Altera 的 FPGA 開發(fā)工具已經經歷了四代。從最初的基于 DOS 的 A+Plus，發(fā)展到 Max+Plus， 1991 年推出基于 Windows 的開發(fā)工具 Max+Plus II。 Max+Plus II 在 FPGA 設計工具里是一個劃時代的產品，它提供了一種和結構無關的圖形 化的設計環(huán)境，功能強大，使用方便。設計者無需精通器件內部的復雜結構，而只需要使用自己熟悉的設計輸入工具（如原理圖或者 HDL 語言）把自己的設計輸入到計算機中， Max+Plus II 就會自動把這些設計轉換成最終結構所需的格式， 畢業(yè)設計（論文） 4 用戶只要把最后生成的配置數據通過下載電纜下載到芯片中，即完成了所有的工作。 Quartus II 是 Altera 公司在 2020 年推出的第四代開發(fā)工具，是一個集成化的多平臺設計環(huán)境，能夠直接滿足特定的設計需要，在 FPGA 和 CPLD 設計各個階段都提供了工具支持，并為可編程片上系統(tǒng)（ SOPC）提供 全面的設計環(huán)境，是一個系統(tǒng)級的高效的 EDA 設計工具。而且，隨著器件結構和性能的不斷提高，器件集成度的不斷擴大， Altera 始終能夠同步推出與之相適應的開發(fā)工具，滿足了設計者的要求，近年來一直保持這一年一個新版本的更新進度 。 Altera 公司的 Quartus II 軟件是一種集編輯，編譯，綜合，布局布線，仿真與器件編程于一體的集成設計環(huán)境。 Quartus II 軟件支持基于 VHDL 與 Verilog HDL等硬件描述語言的設計和基于圖形的設計，內部嵌有 VHDL和 Verilong HDL的邏輯綜合器，也支持利用第三方 的綜合工具進行邏輯綜合。進行設計仿真時，既可以利用 Quartus II 軟件自己的仿真工具，也可以利用如 ModelSim等第三方仿真工具。 Quartus II 軟件除了進行基于 FPGA 的一般的數字系統(tǒng)開發(fā)外。還可以與 MATLAB 和 DSP Builder 結合，進行基于 FPGA 的 DSP 系統(tǒng)開發(fā)；使用內嵌的 SOPC Builder 設計工具，配合 Nios II IDE 集成開發(fā)環(huán)境，進行基于 Nios II軟核處理器的嵌入式系統(tǒng)開發(fā)。 Quartus II 軟件的設計流程遵循典型的 FPGA 設計流程，包括設計輸入，綜合，布局 布線，時序分析，仿真驗證，編程配置等設計步驟，以及與布局布線有關的功耗分析，調試，工程更改管理，與時序分析和仿真驗證有關的時序逼近。 畢業(yè)設計（論文） 5 2 FIR 數字濾波器的理論研究及分析 數字濾波器的理論基礎 數字濾波器是 通過對數字信號的運算處理，改變信號頻譜，完成濾波作用的算法或裝置。 數字濾波器由數字乘法器、加法器和延時單元組成的一種算法或裝置。數字濾波器的功能是對輸入離散信號的數字代碼進行運算處理，以達到改變信號頻譜的目的。 數字濾波器一詞出現(xiàn)在 60 年代中期。由于電子計算機技術和 大規(guī)模集成電路 的發(fā)展，數字濾波器已可用計算機軟件實現(xiàn)，也可用大規(guī)模集成數字硬件實時實現(xiàn)。 數字濾波器是一個 離散時間系統(tǒng) （按預定的算法，將輸入 離散時間信號 轉換為 所 要求的輸出離散時間信號的特定功能裝置）。應用數字濾波器處理模擬信號時，首先須對輸入模擬信號進行限帶、抽樣和模數轉換。數字濾波器輸入信號的抽樣率應大于被處理信號帶寬的兩倍，其頻率響應具有以抽樣頻率為間隔的周期重復特性，且以折疊頻率即 1/2 抽樣頻率點呈 鏡像 對稱。為得到模擬信號，數字濾波器處理的輸出數字信號須經 數模轉換 、平滑。數字濾波器具有高精度、高可靠性、可程控改變特性或復用、便于集成等優(yōu)點。數字濾波器在 語言信號處理 、圖像信號處理、醫(yī)學生物信號處理以及其他應用領域都得到了廣泛應用。 數字濾波器有低通、高通、帶通、帶阻和全通等類型。它可以是時不變的或時變的、因果的或非因果的、線性的或 非線性的。應用最廣的是線性、時不變數字濾波器，以及 FIR 濾波器。 數字濾波器的分類 數字濾波器有低通、高通、帶通、帶阻和全通等類型。它可以是時不變的或時變的、因果的或非因果的、線性的或非線性的。應用最廣的是線性、時不變數字濾波器，以及 FIR 濾波器。 FIR 濾波器：有限長單位沖激響應濾波器，是 數字信號處理 系統(tǒng)中最基本的元件，它可以在保證任意幅頻特性的同時具有嚴格的線性相 頻特性，同時其單位 畢業(yè)設計（論文） 6 抽樣響應是有限長的，因而濾波器是穩(wěn)定的系統(tǒng)。 鑒于 IIR 數字濾波器最大缺點：不易做成線性相位，而現(xiàn)代圖像、語聲、數據通信對線性相位的要求是普遍的。 因此， FIR 濾波器在通信、圖像處理、 模式識別 等領域都有著廣泛的應用。 FIR 數字濾波器的設計方法 FIR 濾波器設計方法以直接 逼近 所需離散時間系統(tǒng)的頻率響應為基礎。設計方法過去主要包括窗函數法和最優(yōu)化方法（等同 波紋法）。本文 主要采用模塊法。 在 本次 設計過程中，運用 的是 Altera 公司的 Quartus II 軟件 中的一款 DSP Builder 設計工具， 與 MATLAB 相結合， 利用 MATLAB 中自帶的濾波器模塊與 DSP Builder中所包含的 FPGA模塊構建 FIR 數字濾波器，并在 Simulink中實現(xiàn)仿真。 畢業(yè)設計（論文） 7 3 FPGA DSP 系統(tǒng)設計分析 DSP 的基本概念 數字信號處理 (DSP)技術的迅速發(fā)展，已經廣泛應用于 3G 通信，網絡會議，多媒體系統(tǒng)，雷達聲納，醫(yī)學儀器，實時圖像識別以及民用電 器等，而且所有這一切在功能實現(xiàn)，性能指標與成本方面都在不斷增加其要求。 數字信號處理與模擬信號處理相比有許多優(yōu)點，如相對于溫度和工藝的變化，數字信號要比模擬信號更穩(wěn)健，在數字表示中可以改變信號的字長來更好的控制精度，與模擬信號中信號和噪聲同時被放大不同， DSP 技術可以在放大信號的同時將噪聲和干擾去除，數字信號還可以不帶誤差的被存儲和恢復，發(fā)送和接收，處理和操控。 由于 DSP 與其他通用計算機技術互相區(qū)別的兩個重要特性是實時流量要求和數據驅動特性。與通用計算機技術先在緩存器存儲數據再按批作業(yè)處理不同，DSP 的硬 件實現(xiàn)應該首先滿足實時處理的流量約束的要求，從信號源周期地接受新的輸入采樣必須即時進行處理。但是，一旦硬件達到所要求的采樣率 ，就沒有必要提高計算的執(zhí)行速度了。 在 DSP 系統(tǒng)中，一旦所有的輸入數據有效，就可以執(zhí)行任何的處理任務或計算，在這個意義上，這些系統(tǒng)由數據流同步，而不是由系統(tǒng)的時鐘同步，這使得 DSP 系統(tǒng)可以利用沒有全局時鐘要求的異步電路， DSP 算法由對一個無限時間序列重復地執(zhí)行相同代碼不終止的程序來描述。 在處理或計算中，全部算法執(zhí)行一次稱為一個迭代。迭代周期是執(zhí)行算法的一個 迭代要求的時間，它的倒數是迭 代率。 DSP 系統(tǒng)根據每秒處理的采樣率，用采樣率來表征，也稱為流量。 在進行計算的組合邏輯電路中，從輸入到輸出的最長路徑定義為關鍵通道。此時一個路徑的長度正比于它的計算時間。 DSP 系統(tǒng)通常是利用時序電路來實現(xiàn)的，其中關鍵通道是由任何兩個寄存元件（或延遲元件） 之間的最長路徑來定義的。關鍵通道的計算時間決定一個 DSP 系統(tǒng)的最小可處理的時鐘周期或最大的時鐘頻率。 畢業(yè)設計（論文） 8 等待時間定義為由系統(tǒng)接受相應的輸入到產生一個輸出之間的時間差。對于只包含組合邏輯的系統(tǒng)，等待時間通常按照絕對的時間單位或者門延遲的數目表示。對于時序系統(tǒng)， 等待時間通常按照時鐘周期數來表示。 DSP 系統(tǒng)的時鐘速率與它的采樣率一般是不相同的。 FPGA 實現(xiàn) DSP 的特點 要實現(xiàn)一個