【正文】 1 系統(tǒng)設(shè)計(jì) 設(shè)計(jì)要求 設(shè)計(jì)并制作 一個(gè)數(shù)字幅頻均衡功率放大器。該放大器 包括 前置 放大 、帶阻網(wǎng)絡(luò)、數(shù)字幅頻均 衡 和 低頻功率放大 電路 ， 其 組成 框 圖如圖 1 所示。 圖 數(shù)字幅頻均衡功率 放大 器組成框 圖 總體設(shè)計(jì)方案 方案論證與比較 （ 1） 整體方案選擇 方案 方案一：模擬式 幅頻均衡功率放大器 輸入信號(hào)經(jīng)過前置放大并經(jīng)過帶阻網(wǎng)絡(luò)后，信號(hào)的幅度將按照頻率的不同而衰減。為了達(dá)到均衡幅頻，在帶阻網(wǎng)絡(luò)之后連反向帶阻網(wǎng)絡(luò)，疊加后即可實(shí)現(xiàn)幅頻均衡。最后將幅頻均衡信號(hào)通過低頻功放。模擬式均衡功率放大器避免 了大量的軟件編程，但是性能不穩(wěn)定，而且不符合本題目的數(shù)字幅頻均衡的任務(wù)要求。 方 案二 ：基于 DSP 的 數(shù)字幅頻均衡功率放大器 該方案利用 DSP 對(duì)放大、帶阻后的信號(hào)進(jìn)行數(shù)字處理， A/D 采樣之后利用 FFT 對(duì)幅值進(jìn)行乘法補(bǔ)償，然后進(jìn)行 IFFT 轉(zhuǎn)換成時(shí)域，再用 D/A 轉(zhuǎn)換為模擬量，最后利用低頻功放進(jìn)行功率放大。 DSP 擁有 FFT、 IFFT、浮點(diǎn)運(yùn)算等 IP核 ，可以直接調(diào)用，減輕了軟件部分的工作量。但是 DSP 造價(jià)高，兼容性較差。 方案三：基于 FPGA 的數(shù)字幅頻均衡功率放大器 信號(hào)經(jīng)前置放大、帶阻網(wǎng)絡(luò)后，可對(duì)其進(jìn)行 A/D采樣，然 后利用 FFT 轉(zhuǎn)換到頻域后對(duì)各頻率的幅值進(jìn)行補(bǔ)償，再利用 IFFT 進(jìn)行反變換，經(jīng) D/A 轉(zhuǎn)換成模擬量，然后進(jìn)行低頻功率放大。本方案利用 FPGA 進(jìn)行數(shù)字處理以實(shí)現(xiàn)幅頻均衡。這種方法成本低，效果好。 鑒于任務(wù)要求 和實(shí)際情況 ，權(quán)衡以 上三種方案，本設(shè)計(jì)采取方案三：基于 FPGA 的數(shù)字幅頻均衡功率放大器 。 （ 2） 前置放大的方案設(shè)計(jì)與選擇 方案一：利用兩級(jí) OP07 放大， OP07 放大倍數(shù)較高，且元件易購(gòu)得。但是 OP07 在頻率大約超過 10kHz 時(shí)增益隨頻率的變化而變化。 方案二： AD603 與 NE5532 級(jí)聯(lián)放大。 AD603 增益高且穩(wěn)定， NE5532 噪聲低，在20Hz20kHz 內(nèi)增益穩(wěn)定。 方案選擇：對(duì)于任務(wù)要求，前置放大器應(yīng)該放大倍數(shù)足夠大，在 20Hz20kHz 的頻帶內(nèi)增益穩(wěn)定。另外，鑒于輸入信號(hào)為有效值小于 10mV 的小信號(hào)，放大器應(yīng)考慮噪聲影響。方案一中 OP07 在頻率范圍內(nèi)增益不夠穩(wěn)定。方案二可以獲得較高的增益，且噪聲較小，增益穩(wěn)定，符合系統(tǒng)要求。故選用方案二。 （ 3） A/D 采樣電路 、 D/A 轉(zhuǎn)換電路的選擇 根據(jù)采樣定理，和信號(hào)的最高頻率 fsmax=20kHz,求得采樣頻率 fc 2fmax，即 fc 必須大 于 40kHz。對(duì)應(yīng)采樣最小時(shí)間 T=1/ fc=25 (ns)，我們考慮了 AD7810 和 MAX148，經(jīng)過對(duì)性能的分析比較，設(shè)計(jì)選擇了轉(zhuǎn)換速度快，轉(zhuǎn)換精度高的 MAX148。實(shí)現(xiàn) IFFT 信號(hào)模擬輸出需要經(jīng)過 D/A 轉(zhuǎn)換電路。選擇時(shí)考慮了 DAC0808 和 TLC5615 兩款芯片。經(jīng)過實(shí)際分析和性能比較， TLC5615 可達(dá)到 10 位轉(zhuǎn)換，串行輸出，外圍電路簡(jiǎn)單。所以本系統(tǒng)選擇 TLC5615。 （ 5） 低頻功率放大器電路的設(shè)計(jì)和 選擇 功率放大器分為甲類、乙類、甲乙類、丙類、丁類放大器。通常運(yùn)用的放大器中效率比較： η 甲 η 甲乙 η 乙 η 丙 η 丁 常用的放大器中理想情況下甲類放大器的最高效率為 50%，乙類功放的最高頻率為 %，丙類功放的最高頻率可達(dá) 85%90%。但丙類功放要求特殊形式負(fù)載，不適用低頻，而甲類放大器達(dá)不到效率≥ 60%的系統(tǒng)要求。所以本系統(tǒng)選擇使用乙類放大器作為低頻功放。實(shí)際設(shè)計(jì)時(shí)在電路中引入了反饋電路，試性能有了較好的改善。由于不能使用 MOS集成功率模塊，本設(shè)計(jì)使用晶體管二極管和分立的大功率 MOS 管等元件搭建了引入反饋的乙類推挽功率放大器。 系統(tǒng)組成 經(jīng)過以上各 方面的方案論證與分析比較，本設(shè)計(jì)采用基于 FPGA 數(shù)字幅頻均衡功率放大器的方案。具體系統(tǒng)框圖如圖 所示。系統(tǒng)分為前置放大器、帶阻網(wǎng)絡(luò)、 FPGA 數(shù)字處理模塊、功率放大器模塊。前置放大器使用 AD603 和 NE5532 級(jí)聯(lián)放大，阻帶網(wǎng)絡(luò)按題目說明焊接，得到頻域值，數(shù)字幅頻均衡部分使用 FPGA 技術(shù)，先用 MAX148 進(jìn)行采樣，再利用 FFT 原理進(jìn)行幅頻補(bǔ)償，然后進(jìn)行 IFFT，經(jīng) D/A 轉(zhuǎn)換得到信號(hào)時(shí)域模擬量，再通過功率放大電路完成功率放大。 AD60 NE5532級(jí)聯(lián) MAX148 Vi V1 V2 FPGA數(shù)字處理部分 輸出信號(hào) Vo RL V3 圖 基于 FPGA的數(shù)字幅頻均衡功率放大器系統(tǒng)框圖 2 單元硬件電路設(shè)計(jì) 前置放大的設(shè)計(jì) 題目要求輸入信號(hào)有效值小于 10mV，電壓放大倍數(shù)不小于 400 倍，增益 A（ dB） =20 lg400=（ dB），而輸入信號(hào)頻率在 20Hz－ 20kHz，所以要求選用放大器須有足夠的增益和增益帶寬。 帶阻 網(wǎng)絡(luò) A/D轉(zhuǎn)換 FFT 幅值補(bǔ)償 前置 放大器 功率放大器 D/A 轉(zhuǎn)換 IFFT AD603 是 AD 公司推出的一種低噪聲且由電壓控制的增益放大器。它提供精確的、可由管腳選擇的增益，它的增益是線性變化的 ,且在溫度和電源電壓變化時(shí)有很高的穩(wěn)定性 ,在帶寬為9MHz 時(shí) 增益控制電壓 V G= V C1 V C2 ( 500mV ≤V G≤500mV )， 理論上增益與增益控制電壓的關(guān)系 : 增益 A1(dB) = 40V G+ 30 (從 10dB 到 50dB) NE5532 的增益計(jì)算： 增益 A2（ dB） =20lg（ RF/RE） (dB) 級(jí)聯(lián)后增益可達(dá)： A(dB)= (40V G+ 30) [20lg（ RF/RE） ] (dB) 而且增益在帶寬內(nèi)可調(diào)，信號(hào)不失真。在 20Hz20kHz 通頻帶內(nèi)衰減小于 1dB。 為了實(shí)現(xiàn)輸出阻抗為 600Ω，在輸出端加射級(jí)跟隨器然后串聯(lián) 600Ω電阻。 前置放大器電路如圖 所示。電壓增益可由滑動(dòng)變阻器 R R3來控制， R4 控制 V G= V C1 V C2= V C1 – 0= V C1， R3 控制 RF/RE ， 這樣即可實(shí)現(xiàn)增益可調(diào) 。 圖 前置放大 電路圖 帶阻網(wǎng)絡(luò)的設(shè)計(jì) 根據(jù)題目說明 1 的帶阻網(wǎng)絡(luò)圖搭建帶阻電路。為了達(dá)到較高的精度，所用電阻精確度均為千分之一，電感電容也精確度較高。帶阻網(wǎng)絡(luò)電路如圖所示。 信號(hào)經(jīng)過帶阻網(wǎng)絡(luò)后時(shí)域變?yōu)轭l域，各個(gè)頻率對(duì)應(yīng)特定的幅值。其波特圖特性為 400Hz左右衰減倍數(shù)大，從約 400Hz 向兩側(cè)的衰減倍數(shù)逐漸減小。 A/D 采樣、 D/A轉(zhuǎn)換的電路的設(shè)計(jì) A/D 部分實(shí)現(xiàn)模擬信號(hào)到數(shù)字信號(hào) 的轉(zhuǎn)換， ADC 采用 10 位的 MAX148。電路圖如圖附錄 所示。 在模擬信號(hào)輸入端加 600Ω接地，然后串接射級(jí)跟隨器。 D/A 部分將數(shù)字處理部分得到的數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，芯片采用 10 位轉(zhuǎn)換、串行輸出的 TLC5615，外圍電路如圖附錄 所示。 功率放大器電路的設(shè)計(jì) 電路如圖 ，設(shè)計(jì)為引入反饋的乙類推挽 MOS 管功率放大器。電路的 MOS 管選用IFR9530 和 IFR530 組成對(duì)管使用， NE5532 構(gòu)成電壓驅(qū)動(dòng)激勵(lì)級(jí)，功率放大器采用177。 20V 為供電。因?yàn)榻?jīng)過前置放大器、帶阻網(wǎng)絡(luò)、數(shù)字幅 頻均衡后的信號(hào)會(huì)使 Vi 放大 400 倍左右，所以當(dāng) Vi 為 5mV時(shí)功率放大器前端的輸入電壓 V3 約為 2V。功率放大器的負(fù)載為 RL=8Ω。 功放輸出功率： 20 oLUP R?，電源 供給的功率： 0D cc cP U I? ，功率放大器的效率為： oDPP?? 為了實(shí)現(xiàn) 20Hz20kHz 帶通，在功放前設(shè)置高通 RC濾波電路和低通濾波電路。 要求截止頻率為 20Hz，由系統(tǒng)函數(shù)， ()1 CRHz jw CR?? ? ， 22| ( ) | 21 ( )RCHzCR?????， 1RC?? ， 1 202f H zRC??? 令 R 約 ，可得出電容的大概值。 R 未算入后續(xù)電路的阻抗，所以可對(duì) C 的值在附近調(diào)試。同理， 1 202f kH zRC???，取 R=500kΩ，可得到電容 C的大概值。因?yàn)?R未算入其它阻抗，也可對(duì)電容在附近調(diào)試。反饋中電容取 120pF。 圖 低頻功率放大器電路圖 3 軟件設(shè)計(jì) FPGA 設(shè)計(jì)用 verilog 語言對(duì)其編程，采用 Quartus 的 Verilog 編譯。程序分為控制部分 和數(shù)字處理部分。 控制部分的程序設(shè)計(jì) 控制部分的程序主要是分為模數(shù)轉(zhuǎn)換和數(shù) 模轉(zhuǎn)換兩大部分，通過 FPGA 來控制 A/D和 D/A 電路進(jìn)行轉(zhuǎn)換。 數(shù)字處理部分的程序設(shè)計(jì) 數(shù)字處理部分的程序主要是完成 FFT 時(shí)頻 變換、浮點(diǎn)乘法和 IFFT 反變換等功能。 主程序流程圖 流程圖如右圖所示。 4 系統(tǒng)測(cè)試 測(cè)試使用的儀器 信號(hào)發(fā)生器 FG708S 數(shù)字萬用表 UT52 直流穩(wěn)壓穩(wěn)流電源 JW4 型 數(shù)字 示波器 TDS 2020B 頻率特性測(cè)試儀 BT3D 指標(biāo)測(cè)試和測(cè)試結(jié)果 前置放大器部分的指標(biāo)測(cè)試和測(cè)試結(jié)果 （ 1）放大倍數(shù)和通頻帶的測(cè)試 采用示波器 TDS 2020B 對(duì)電壓幅值進(jìn)行測(cè)量，當(dāng)輸入信號(hào)有效值 5mV 時(shí)幅值為 5mV 2 = mV， 所以信號(hào)發(fā)生器幅值設(shè)為 7mV，改變信號(hào)頻率，在放大電路輸出端利用示波器測(cè)試不同頻率信號(hào)對(duì)應(yīng)的輸出信號(hào)幅值 。 表 放大倍數(shù)測(cè)試記錄表 Vi /mV 輸出信號(hào)幅值 Vo /V 平均值 /mV 20 20Hz 100Hz 300Hz 500Hz 2k 4k 10k 14k 16k 20k 7 根據(jù)表中數(shù)據(jù)并計(jì)算可知，放大器放大倍數(shù)達(dá)到 428 倍，且在帶寬內(nèi)增益穩(wěn)定。計(jì)算各個(gè)頻率的增益 值： A=20lg（ Vo/Vi）， 可以 證明 1dB 通頻帶包括 20Hz20kHz。 （ 2）輸出電阻的測(cè)試 利用公式伏安法對(duì)輸出電阻進(jìn)行測(cè)量： 表 輸出電阻測(cè)試記錄表 12( 1)ooLoURRU?? （令 RL=600Ω ） 求平均數(shù)后得： Ro=595（ Ω ） 帶阻網(wǎng)絡(luò)部分的指標(biāo)測(cè)試和結(jié)果 要求以 10kHz 時(shí)輸出的信號(hào) V2 電壓幅度為基準(zhǔn)最大衰減≥ 10dB。具體結(jié)果 : 表 帶阻網(wǎng)絡(luò)衰減測(cè)試記錄表 測(cè)試數(shù)據(jù) 頻率 頻率 20Hz 20Hz 500Hz 1kHz 5kHz 10kHz 10kHz 20kHz 20kHz Vi 幅值 由測(cè)試結(jié)果可知， 500Hz 的衰減最大，與 10kHz 相比衰減 。 數(shù)字幅頻均衡電路的指標(biāo)測(cè)試和結(jié)果 （ 1）輸入阻抗的測(cè)試 利用伏安法測(cè)試輸入阻抗 表 數(shù)字幅頻均衡電路輸入電阻測(cè)試記錄表 Uo1（ V） Uo2（ V） Ri（Ω） 593 596 601 12iiiiUUR UUI R?? ? 對(duì) Ri取平均值得： Ri= 599 （Ω） （ 2）電壓幅度波動(dòng)的測(cè)試 先測(cè)量 10kHz 時(shí)的電壓幅度 V0，然后測(cè)不同頻率的電壓幅度 Vn，計(jì)算 20lg[（ VnV0） /V0]。 表４ .6 電壓幅度波動(dòng)測(cè)試記錄表 頻率 (Hz) 10k 20 1k 5k 15k 20k Vn(V) 2． 10 20lg（ 20lg(Vn/V0） 0 功率放大器部分的指標(biāo)和測(cè)試結(jié)果 （ 1）輸出功率和輸出波形的測(cè)試 表 輸出功率測(cè)試記錄表 用數(shù)字萬用表的伏特表測(cè)負(fù)載 8Ω上的 電壓 Uo，利用公式計(jì)算 輸出功率。 求平均值得：