【正文】 （ 2020 屆） 本科畢業(yè)設(shè)計(jì)（論文）資料 題 目 名 稱： 基于 FPGA 的數(shù)字高通濾波器設(shè)計(jì) 學(xué) 院（部）： 理學(xué)院 專 業(yè)： 電子信息科學(xué)與技術(shù) 學(xué) 生 姓 名： 班 級(jí)： 電科 學(xué)號(hào)： 指導(dǎo)教師姓名： 職稱： 講師 最終評(píng)定成績(jī)： 湖南工業(yè)大學(xué)教務(wù)處 2020 屆 本科畢業(yè)設(shè)計(jì)（論文）資料 第一部分 畢業(yè)論文 I （ 2020 屆） 本科畢業(yè)設(shè)計(jì)（論文） 2020 年 5 月 題 目 名 稱： 基于 FPGA的數(shù)字高通濾波器設(shè)計(jì) 學(xué) 院（部）： 理學(xué)院 專 業(yè)： 電子信息科學(xué)與技術(shù) 學(xué) 生 姓 名： 班 級(jí)： 電科 1 學(xué)號(hào) 指導(dǎo)教師姓名： 職稱 講師 最終評(píng)定成績(jī)： II 湖南工業(yè)大學(xué) 本科畢業(yè)論文（設(shè)計(jì)） 誠(chéng)信聲明 本人鄭重聲明：所呈交的畢業(yè)論文（設(shè)計(jì)），題目《基于 FPGA 數(shù)字高通濾波器設(shè)計(jì) 》是本人在指導(dǎo)教師的指導(dǎo)下，進(jìn)行研究工作所取得的成果。對(duì)本文的研究作出重要貢獻(xiàn)的個(gè)人和集體，均已在文章以明確方式注明。除此之外，本論文（設(shè)計(jì)）不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫(xiě)過(guò)的作品成果。本人完全意識(shí)到本聲明應(yīng)承擔(dān)的責(zé)任。 作者簽名： 日期： 年 月 日 湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） III 摘 要 數(shù)字濾波器 是 現(xiàn)代數(shù)字信號(hào)處理系統(tǒng) 中的 重要組成部分， 它 具有模擬濾波器所無(wú)法替代的新特性， 所以 在通信、語(yǔ)音與圖像處理、自動(dòng)控制等領(lǐng)域有廣泛的應(yīng)用，它 在 降低噪聲、提高信噪比及信號(hào)的頻譜純度等方面有著重要的意義。數(shù)字濾波器根據(jù)單位脈沖響應(yīng)的不同，可分為 FIR(有限長(zhǎng)脈沖響應(yīng) )濾波器和 IIR(無(wú)限長(zhǎng)脈沖響應(yīng) )濾波器，F(xiàn)IR 的優(yōu)點(diǎn)在于具有良好的相位特性， IIR 的優(yōu)點(diǎn)在于具有良好的幅頻特性，可以根據(jù)不同的系統(tǒng)性能要求選擇不同的濾波器。 目前濾波器的主要實(shí)現(xiàn)方法有三種，分別是：?jiǎn)纹ㄓ脭?shù)字濾波器集成電路、采用 DSP 器件和 FPGA(現(xiàn)場(chǎng)可編程門陣列 )器件。 本文采用 FPGA 器件來(lái)實(shí)現(xiàn)濾波器的設(shè)計(jì)，在實(shí)現(xiàn)方法上先用 MATLAB/Simulink工具箱建立濾波器模型，然后用 SignalCompiler 把 Simulink 的模型文件 (后綴是 .mdl)轉(zhuǎn)化為硬件描述語(yǔ)言 VHDL 文件，最后利用 QuartusII 完成濾波器的仿真、配置、編譯和下載。本文最后用實(shí)例介紹了 FIR 數(shù)字濾波器 的實(shí)現(xiàn)過(guò)程。 關(guān)鍵詞： 數(shù)字濾波器 通信 集成電路 DSP FPGA 湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） IV ABSTRACT The digital filter is in modern digital signal processing systems , one important part of it can not be replaced with analog filters new features , so in munications, voice and image processing, automatic control and other fields have a wide range of applications , it is reduce noise, improve spectral purity , and signal to noise ratio and other aspects of great significance . The digital filter according to the unit impulse response can be divided into FIR (finite impulse response ) filters and IIR ( infinite impulse response ) filter , the advantage is that FIR has good phase characteristic has the advantage that a good IIR amplitudefrequency characteristics , you can select different filters depending on the system performance requirements . At present, there are three types of filter implementation , namely: a monolithic integrated universal digital filters using DSP device and FPGA (field programmable gate array ) devices. In this paper FPGA devices to implement filter design , first create a filter model with MATLAB / Simulink toolbox on the implementation and use SignalCompiler the Simulink model files ( suffix . Mdl) into a hardware description language VHDL files, last QuartusII pleted filter simulation use , configure , pile and download. Finally, this paper describes the implementation process with examples FIR digital filter . Keywords: digital filter munication integrated circuit DSP FPGA 湖南工業(yè)大學(xué)本科畢業(yè)設(shè)計(jì)（論文） VI 目 錄 第 1 章 緒論 ............................................ 1 研究背景 .................................................... 1 研究現(xiàn)狀 .................................................... 1 本課題研究?jī)?nèi)容方法 .......................................... 3 第 2 章 數(shù)字濾波器簡(jiǎn)介 ................................... 4 數(shù)字濾波器概述 .............................................. 4 數(shù)字濾波器的定義 ....................................... 4 數(shù)字濾波器的分類 ....................................... 4 數(shù)字濾波器的設(shè)計(jì)要求和方法 ............................. 5 FIR 數(shù)字濾波器原理 ........................................... 5 第 3 章 數(shù)字濾波器的總體設(shè)計(jì)方案 ......................... 7 FIR 和 IIR 設(shè)計(jì)方法概述 ....................................... 7 濾波器設(shè)計(jì)方法比較 .......................................... 7 基于 FPGA 的 DSP 設(shè)計(jì)流程 ..................................... 9 第 4 章 基于 DSP Builder 的濾波器設(shè)計(jì)與仿真 ............... 11 設(shè)計(jì)軟件簡(jiǎn)介 ................................................ 11 DSP Builder 的簡(jiǎn)介 .................................... 11 MATLAB 的簡(jiǎn)介 ......................................... 11 Quartus 的簡(jiǎn)介 ........................................ 11 16 階 FIR 濾波器設(shè)計(jì) ......................................... 13 4 階濾波器模型的建立 .................................. 13 在 Simulink 仿真并生產(chǎn) VHDL 代碼 ........................ 15 16 階 FIR 濾波器模型的建立 ............................. 16 用 MATLAB 的濾波器設(shè)計(jì)工具計(jì)算 FIR 濾波器的系數(shù) ......... 18 IDE 軟件工具生成 VHDL 文件并用 Synplify 進(jìn)行綜合 ........ 22 Quartus II 編譯 ....................................... 24 結(jié) 論 ................................................. 25 致 謝 ................................................. 26 參考文獻(xiàn) ...........