【導(dǎo)讀】載波的三種調(diào)制信號(hào)ASK、FSK、PSK的調(diào)制和解調(diào)。波，F(xiàn)SK的另一路載波由系統(tǒng)時(shí)鐘經(jīng)八分頻后經(jīng)過DDS波形發(fā)生器后產(chǎn)生。序列作為數(shù)字調(diào)制的基帶信號(hào)。經(jīng)過功能仿真和驗(yàn)證后，測(cè)試輸出信號(hào)。4硬件模塊方案設(shè)計(jì)與實(shí)現(xiàn).......

　　

【正文】 存儲(chǔ)模塊 32 頻率控制模塊 如圖 所示。其中 ，頻率控制字生成模塊可根據(jù)輸入產(chǎn)生指定頻率 ，同時(shí)顯示輸入頻率數(shù)字。相位累加器模塊負(fù)責(zé)對(duì)所選波形的相位尋址，以頻率控制字作為步長(zhǎng)反復(fù)進(jìn)行累加運(yùn)算。波形數(shù)據(jù) ROM 表模塊存放三種波形的幅值／相位量化值，通過地址選擇相應(yīng)波形的數(shù)據(jù)。 圖 頻率控制模塊實(shí)體圖 波形選擇模塊 該模塊功能是波形的選擇，加法器傳過來八位地址數(shù)據(jù)，通過波形選擇模塊在地址位加上兩位波形選擇位。這樣就能從波形存儲(chǔ)器里選擇輸出不同的波形數(shù)據(jù)。 如圖 所示。 圖 波形選擇模塊實(shí)體圖 33 波形存儲(chǔ)模塊 如圖 ，該模塊 ROM 里存儲(chǔ)著四種波形數(shù)據(jù)，每個(gè)波形一周期選 256個(gè)數(shù)值。地址線是十位，輸出八位波形數(shù)據(jù)。 首先利用 MATLAB 生成一個(gè) .HEX 文件， .HEX 文件存儲(chǔ)的是一個(gè)深度為8192，寬度為 8 的正弦波形數(shù)字信號(hào)（數(shù)據(jù)不能超過 256）。然后在 quartus II下利用 MATLAB 生成的數(shù)據(jù)編寫一個(gè)單口 rom，并且生成對(duì)應(yīng)的 .VHD 文件，即 rom 模塊。本模塊的功能是通過傳送過來的地址，查找地址所對(duì)應(yīng)的數(shù)據(jù)，并將數(shù)據(jù)輸出。生成的模塊端口：地址輸入端口，時(shí)鐘輸入端口，數(shù)據(jù)輸出端口（ 8 位） 。 圖 波形存儲(chǔ)模塊實(shí)體圖 頂層實(shí)體模塊 頂層實(shí)體模塊主要實(shí)現(xiàn)的功能是對(duì)上述模塊的配置以及連線，如圖 所示為該模塊的設(shè)計(jì)結(jié)果。 34 圖 頂層實(shí)體圖 將以上模塊封裝為一個(gè)模塊 如圖 ： 圖 封裝模塊圖 程序及仿真結(jié)果分析 （ 1） DDS 功能仿真圖 ： 圖 功能仿真圖 （ 2） 嵌入式邏輯分析儀獲得的波形 如圖 ： 35 圖 SignalTap II 仿真波形 仿真結(jié)果分析：分析波形可見，輸出波形為標(biāo)準(zhǔn)正弦波，符合設(shè)計(jì)要求。 m 序列發(fā)生器 m 序列原理 二進(jìn)制的 m序列是一種重要的偽隨機(jī)序列 ,結(jié)構(gòu)簡(jiǎn)單 ,實(shí)現(xiàn)方便。有優(yōu)良的自相關(guān)特性，有時(shí)稱為偽噪聲（ PN）序列。 偽的意思是說這種碼是周期性的序列，易于產(chǎn)生和復(fù)制，但其隨機(jī)性接近于噪聲或隨機(jī)序列。在現(xiàn)代工程實(shí)踐中 , m序列在通訊、導(dǎo)航、雷達(dá)、通信系統(tǒng)性能的測(cè)量等領(lǐng)域中有著廣泛的應(yīng)用。例如 , 在連續(xù)波雷達(dá)中可用作測(cè)距信號(hào) ， 在遙控系統(tǒng)中可用作遙控信號(hào) ， 在多址通信中可用作地址信號(hào) ， 在數(shù)字通信中可用作群同步信號(hào) ， 還可用作噪聲源及在保密通信中起加密作用等。偽噪聲發(fā)生器在測(cè)距、通信等領(lǐng)域的應(yīng)用日益受到人們重視。有關(guān)產(chǎn)生 m序列發(fā)生器的方法很多。其中 ， 用通用數(shù)字器件構(gòu)成的特點(diǎn)是速度可以很快 ， 但硬件電路不便修改特性 ， 只能產(chǎn)生單一 n 級(jí) m序列 ； 用軟件方式構(gòu)成的特點(diǎn)是采用靈活的數(shù)據(jù)查詢方式可以獲得任意級(jí)數(shù) n 的 36 本原多項(xiàng)式系數(shù) ， 從而實(shí)現(xiàn) m序列的產(chǎn)生 ， 但速度受到單片機(jī)工作速度的限制 ，而 FPGA具有硬件電路實(shí)現(xiàn)的優(yōu)點(diǎn) ， 又具有設(shè)計(jì)上的靈活性 ， 并且由于 FPGA便于實(shí)現(xiàn)大規(guī)模的數(shù)字系統(tǒng) 。 產(chǎn)生偽隨機(jī)序列可以有不同的方法 , 而移位寄存器 (移存器 ) 是實(shí)用中最常用的。移存器是由 n 個(gè)串接的雙態(tài)存儲(chǔ)器 (寄存器 )和一個(gè)移位時(shí)鐘發(fā)生器以及一個(gè)由模 2加法器組成的反饋邏輯線路組成 ， 每個(gè)雙態(tài)存儲(chǔ)器稱為移存器的級(jí) ， 每一級(jí)只能有兩種不同狀態(tài)分別用“ 0” 和“ 1” 表示。移位時(shí)鐘 到來時(shí)使每一級(jí)的存數(shù) (即狀態(tài) ) 向下一級(jí)移動(dòng) ， 成為下一級(jí)的新存數(shù)。帶有反饋邏輯線路的移存器稱為 n 級(jí)動(dòng)態(tài)移存器，如 式 ， 其末級(jí)輸出序列為0 1 2 na a a a?????? ??????, 此序列滿足反饋邏輯函數(shù) ： 1 1 2 2 0 1 ()nn n n i n i n i n iia C a C a C a C a C a? ? ? ??? ? ? ?????? ? ? ??? ? ? ?? () 式中 iC =1或 0 (i= 1, 2,? n) ,視第 i 級(jí)是否參加模 2運(yùn)算而定 , 因?yàn)?()式是線性的 , 所以稱為 n 級(jí)線性移存器。 由 n 級(jí)線性移存 器所產(chǎn)生的序列長(zhǎng)度因反饋邏輯函數(shù)的不同而不一樣 。 雖然移存器的級(jí)數(shù)相同 ， 但由于它們的反饋邏輯不同 ， 產(chǎn)生的序列互不相同 ； 同 37 一個(gè) 4級(jí)線性移存器 ， 當(dāng)它的初始狀態(tài)不同時(shí) ， 它所產(chǎn)生的序列也不完全相同。也就是說 ， n級(jí)線性移存器序列結(jié)構(gòu)由它的初始狀態(tài)和反饋邏輯完全確定 ， 其最長(zhǎng)的可能周期 P =2n — 1,具有這種最長(zhǎng)周期的線性移存器序列 ， 簡(jiǎn)稱 m序列。m序列的效率是最高的 ， 這是它的一個(gè)優(yōu)點(diǎn) ， 但 m序列最主要的優(yōu)點(diǎn)在于它具有某種隨機(jī)特性 ， 特別是它具有雙值自相關(guān)函數(shù) R (j )， 表明它 的碼元之間是不相關(guān)的或弱相關(guān)的，如式 ： R(j)=1, 當(dāng) j = 0時(shí)； R(j)= 1p? 當(dāng) j = 1, 2, ??, P– 1 （ ） m序列的功率譜密度趨近于白噪聲的功率譜特性。由于 m序列的均衡性、游程分布、自相關(guān)特性和功率譜等的基本性質(zhì)和隨機(jī)序列很相似 。 因此 ， 一般把m序列稱為偽隨機(jī)序列。但是具有或基本具有隨機(jī)性質(zhì)的序列不僅只有 m序列一種 ， m序列只是其中最常用的一種。 m 序列發(fā)生器設(shè)計(jì) m序列是最常用的一種偽隨機(jī)序列，它是最長(zhǎng)線性反饋移位寄存器序列的簡(jiǎn)稱，是由帶現(xiàn)行反饋的移位寄存器產(chǎn)生的序列，并且具有最長(zhǎng)周期。 帶線性反饋邏輯的移位寄存器設(shè)定各級(jí)寄存器的初始狀態(tài)后，在時(shí)鐘觸發(fā)下，每次移位后各級(jí)寄存器狀態(tài)會(huì)發(fā)生變化。其中一級(jí)寄存器（通常為末級(jí)）的輸出，隨著移位時(shí)鐘節(jié)拍的的推移會(huì)產(chǎn)生一個(gè)序列，稱為移位寄存器序列。它是一種周期序列，其周期不但與移位寄存器的級(jí)數(shù)有關(guān)，而且與線性反饋邏輯有關(guān)。在相同的級(jí)數(shù)情況下，采用不同的線性反饋邏輯所得到的周期長(zhǎng) 38 度不同。此外，周期還與移位 寄存器的初始狀態(tài)有關(guān)。 本仿真采用 4級(jí)移位寄存器，產(chǎn)生周期為 15的一個(gè) m序列。線性反饋邏輯遵從如下遞歸關(guān)系： 4 1 0a a a?? （式 ） 即第 1 級(jí)與第 2級(jí)輸出的模 2 運(yùn)算結(jié)果反饋到第 4 級(jí)去。圖 所示為遵從式的 4 級(jí) m序列發(fā)生器。 圖 4級(jí) m序列發(fā)生器 假設(shè)這 4級(jí)移位寄存器的初始狀態(tài)為 0001，即第 1 級(jí)為 1，其余 3 級(jí)為 0狀態(tài)，那么隨著移位時(shí)鐘節(jié)拍，這個(gè)移 位寄存器各級(jí)相繼出現(xiàn)的狀態(tài)如表 所示 ： 39 表 m序列發(fā)生器狀態(tài)轉(zhuǎn)移序列 由表 ，在第 15 個(gè)時(shí)鐘節(jié)拍時(shí)，移位寄存器的狀態(tài)與第 0個(gè)狀態(tài)相同，因而從第 16 拍開始必定重復(fù)第 1 至 15 拍的過程。說明該移位寄存器的狀態(tài)具有周期性，其周期長(zhǎng)度為 15。反饋移位寄存器序列 是禁止全 0狀態(tài)出現(xiàn)的，因?yàn)橐坏┏霈F(xiàn)全 0，則以后的序列將恒為 0。 移位脈沖節(jié)拍 第 1級(jí)0a 第 2級(jí) 1a 第 3級(jí) 2a 第 4 級(jí) 3a 反饋值 4a 0 1 0 0 0 1 1 0 0 0 1 0 2 0 0 1 0 0 3 0 1 0 0 1 4 1 0 0 1 1 5 0 0 1 1 0 6 0 1 1 0 1 7 1 1 0 1 0 8 0 0 1 0 1 9 1 1 0 1 1 10 0 0 1 1 1 11 1 1 1 1 1 12 1 1 1 0 0 13 1 1 1 0 0 14 1 1 0 0 0 15 0 0 0 0 1 40 m 序列產(chǎn)生模塊 如圖 所示，該模塊由系統(tǒng)時(shí)鐘信號(hào)觸發(fā)，四位寄存器的初始值為0001，即將 din 的值設(shè)為 0001， dout 輸出序列波形作為系統(tǒng)調(diào)制的基帶信號(hào)。 圖 序列模塊實(shí)體圖 m 序列仿真結(jié)果分析 （ 1）功能仿真波形如圖 ： 圖 功能仿真圖 41 （ 2）嵌入式邏輯分析儀波形如圖 ： 圖 SignalTap II 仿真波形 仿真結(jié)果分析：分析波形可見，輸出的基帶信號(hào)與 設(shè)計(jì)一致，達(dá)到設(shè)計(jì)要求，結(jié)果正確。 分頻器設(shè)計(jì) 由于 EP2C35F672C6 芯片的時(shí)鐘頻率為 50MHZ， 為了達(dá)到設(shè)計(jì)要求，設(shè)計(jì)中對(duì) 50MHZ 的系統(tǒng)時(shí)鐘進(jìn)行 4 分頻、 8 分頻和 512 分頻 。 4 分頻、 8 分頻所得時(shí)鐘信號(hào)用于正弦載波的產(chǎn)生， 512 分頻的時(shí)鐘信號(hào)用于產(chǎn)生基帶信號(hào)。通過 VHDL 包裝生成的分頻器模塊圖如圖 所示。 圖 分頻器模塊實(shí)體圖 42 ASK/PSK 調(diào)制與解調(diào) ASK/PSK 調(diào)制方案 由于 ASK 和 PSK 在調(diào)制時(shí)只需要一路正弦載波，可以將 ASK 和 PSK 的調(diào)制放在一 個(gè)模塊里進(jìn)行，利用 DE2 開發(fā)板上的一個(gè)鍵進(jìn)行選擇，即當(dāng)此鍵為低電平時(shí)進(jìn)行 ASK 調(diào)制，變?yōu)楦唠娖綍r(shí)為 PSK 調(diào)制。 ASK 采用鍵控法產(chǎn)生信號(hào) ， PSK 則可以利用簡(jiǎn)單的 VHDL 語句實(shí)現(xiàn)調(diào)制。具體設(shè)計(jì)框圖如圖 （ a） ， （ b） ， （ c）所示： 圖 (a) ASK/PSK 調(diào)制模塊框圖 正弦載波 二選一選擇鍵 K 基帶信號(hào) ASK/PSK 信號(hào) ASK/PSK調(diào)制 43 圖 （ b） ASK 調(diào)制框圖（ K=0 時(shí)） 圖 （ c） PSK 調(diào)制框圖（ K=1 時(shí)） ASK/PSK 調(diào)制模塊 如圖 ， 模塊由系統(tǒng)時(shí)鐘觸發(fā)，包括三個(gè)輸入端：選擇開關(guān)，正弦載波輸入端，基帶信號(hào)輸入端 。通過 K 鍵選擇調(diào)制對(duì)象，由 y 輸出調(diào)制波形。 圖 ASK/PSK 調(diào)制模塊實(shí)體圖 ASK/PSK 調(diào)制仿真結(jié)果分析 正弦載波 基帶信號(hào) 二選一選擇器 ASK 信號(hào) 正弦載波 基帶信號(hào) 正弦波及其取反作為“ 0”和“π”相信號(hào) PSK 信號(hào) 44 （ 1） ASK 調(diào)制（當(dāng) K=0 時(shí)）邏輯分析儀的波形如圖 ： 圖 SignalTap II 仿真波形（ ASK） （ 2） PSK 調(diào)制（當(dāng) K=1 時(shí)）邏輯分析儀的波形如圖 ： 圖 SignalTap II 仿真波形（ PSK） 仿真結(jié)果分析：分析以上仿真波形圖可知，仿真結(jié)果與設(shè)計(jì)相符，達(dá)到設(shè)計(jì)要求。 ASK/PSK 解調(diào)方案 根據(jù)二選一選擇鍵 K 的高低電平同樣可以在一個(gè)模塊中對(duì)解調(diào)對(duì)象進(jìn)行選擇。當(dāng) K 鍵為 0 時(shí)，對(duì) ASK 進(jìn)行解調(diào)， K 為 1 時(shí)對(duì) PSK 進(jìn)行解調(diào)。其中，ASK 采用包絡(luò)解調(diào)法， PSK 采用相干解調(diào)方法，解調(diào)建模方框圖如圖 ， 其中判決器 工作原理是：把計(jì)數(shù)器輸出的 0 相載波與 PSK 信號(hào)中的載波 45 進(jìn)行邏輯“與”運(yùn)算，當(dāng)兩比較信號(hào)在判決時(shí)刻都為“ 1”時(shí)，輸出 為“ 1”，否則輸出為“ 0”。 圖 ASK/PSK 解調(diào)模塊框圖 圖 ASK/PSK 解調(diào)框圖 ASK/PSK 解調(diào)模塊 模塊由時(shí)鐘信號(hào)觸發(fā)， K=0 時(shí)進(jìn)行 ASK 解調(diào)， K=1 時(shí)進(jìn)行 PSK 解調(diào) 。模塊圖如圖 ： 二選一選擇鍵 K ASK/PSK 調(diào)制信號(hào) ASK/PSK解調(diào) 基帶信號(hào) 46 圖 ASK/PSK 解調(diào)模塊實(shí)體圖 ASK/PSK 解調(diào)仿真結(jié)果分析 （ 1） ASK 解調(diào)在邏輯分析儀上的波形 如圖 ： 圖 SignalTap II 仿真波形（ ASK解調(diào)） 47 （ 2） PSK 解調(diào)在邏輯分析儀上的波形 如圖 ： 圖 SignalTap II 仿真波形（ PSK 解調(diào)） 仿真結(jié)果分析： 分析以上仿真波形圖可知，解調(diào)結(jié)果和輸入基帶信號(hào)相同，滿足設(shè)計(jì)要求，解調(diào)成功。 FSK 調(diào)制與解調(diào) FSK 調(diào)制方案 使用兩路載波 ，采用鍵控法 進(jìn)行調(diào)制，當(dāng)基帶信號(hào)為 1 時(shí)，輸出載波 1，當(dāng)基帶信號(hào)為 0 時(shí)，輸出載波 2。 使用鍵控法產(chǎn)生 FSK 信號(hào)是因?yàn)槔?VHDL語言和邏輯電路很容易實(shí)現(xiàn)，而且這種方法的特點(diǎn)是轉(zhuǎn)換速度快，波形好，頻率穩(wěn)定度高，電路不復(fù)雜，在 實(shí)際應(yīng)用中可以用一個(gè)頻率合成器代替兩個(gè)獨(dú)立的振蕩器，再經(jīng)分頻鏈，進(jìn)行不同的分頻，也可以得到 FSK 信號(hào)。 設(shè)計(jì)框圖如圖 ： 48 圖 FSK 調(diào)制框圖 FSK 調(diào)制模塊 該模塊由時(shí)鐘信號(hào)觸發(fā)， x 為基帶信號(hào)， sin1 和 sin2 分別為兩路載波，采用鍵控法產(chǎn)生 FSK 信號(hào)后由 y 輸出 ，模塊圖如圖 。 圖 FSK 調(diào)制模塊實(shí)體圖 FSK 仿真結(jié)果分析 49 嵌入式邏輯分析儀獲得的波形 如圖 ：