【正文】 ... 23 按鍵去抖處理模塊設(shè)計(jì) ....................................................................... 24 按鍵模塊去抖仿真 ............................................................................... 24 鬧鐘模塊實(shí)現(xiàn) .............................................................................................. 25 鬧鐘模塊設(shè)計(jì) ....................................................................................... 25 鬧鐘設(shè)定模塊仿 真 ............................................................................... 25 蜂鳴器模塊實(shí)現(xiàn) .......................................................................................... 25 蜂鳴器模塊描述 ................................................................................... 25 蜂鳴器模塊實(shí)現(xiàn) ................................................................................... 26 蜂鳴器模塊仿真 ................................................................................... 27 顯示模塊實(shí)現(xiàn) .............................................................................................. 27 顯示模塊描述 ....................................................................................... 27 顯示模塊實(shí)現(xiàn) ....................................................................................... 27 顯示模塊仿真 ....................................................................................... 29 第五章 系統(tǒng)調(diào)試及運(yùn)行結(jié)果分析 .......................................................................... 30 硬件調(diào)試 ...................................................................................................... 30 軟件調(diào)試 ...................................................................................................... 31 調(diào)試過(guò)程及結(jié)果 .......................................................................................... 31 調(diào)試注意事項(xiàng) .............................................................................................. 33 第六章 總結(jié)和展望 .................................................................................................. 34 總結(jié) .............................................................................................................. 34 展望 .............................................................................................................. 34 參考文獻(xiàn) .......................................................................................................................... 35 III 致 謝 .......................................................................................................................... 36 附 錄 .......................................................................................................................... 37 浙江理工大學(xué)科技與藝術(shù)學(xué)院本科畢業(yè)設(shè)計(jì) (論文 ) 1 第一章 緒論 . 選題意義與研究現(xiàn)狀 在這個(gè)時(shí)間就是 金錢(qián)的年代里，數(shù)字電子鐘已成為人們生活中的必需品。 系統(tǒng)由時(shí)鐘模塊、控制模塊、計(jì)時(shí)模塊、數(shù)據(jù)譯碼模塊、顯示以及組成。避免了硬件電路的焊接與調(diào)試，而且由于 FPGA 的 I /O 端口豐富，內(nèi)部邏輯可隨意更改，使得數(shù)字電子鐘的實(shí)現(xiàn)較為方便。第三次革命就是單片機(jī)數(shù)碼計(jì)時(shí)技術(shù)的應(yīng)用，使計(jì)時(shí)產(chǎn)品的走時(shí)日差從分級(jí)縮小到 1/600 萬(wàn)秒，從原有傳統(tǒng)指針計(jì)時(shí)的方式發(fā)展為 人們?nèi)粘８鼮槭煜さ囊构鈹?shù)字顯示方式，直觀明了，并增加了全自動(dòng)日期、星期的顯示功能，它更符合消費(fèi)者的生活需求！因此，電子時(shí)鐘的出現(xiàn)帶來(lái)了鐘表計(jì)時(shí)業(yè)界跨躍性的進(jìn)步。 浙江理工大學(xué)科技與藝術(shù)學(xué)院本科畢業(yè)設(shè)計(jì) (論文 ) 3 第二章 編程軟件及語(yǔ)言介紹 Quarters II 編程環(huán)境介紹 運(yùn)行環(huán)境設(shè)計(jì)采用 quartus II 軟件實(shí)現(xiàn)，因此針對(duì)軟件需要用到的一些功能在這里進(jìn)行描述 . Quartus II 軟件界面簡(jiǎn)單易操作，如下圖 : 圖 II 軟件界面 圖 菜單欄 1) 【 File】菜單 Quartus II 的【 File】菜單除具有文件管理的功能外，還有許多其他選項(xiàng) 基于 FPGA的數(shù)字時(shí)鐘設(shè)計(jì) 4 圖 II 菜單欄 圖 （ 1）【 New 】選項(xiàng)：新建工程或文件，其下還有子菜單 【 New Quartus II Project】選項(xiàng)：新建工程。 浙江理工大學(xué)科技與藝術(shù)學(xué)院本科畢業(yè)設(shè)計(jì) (論文 ) 5 圖 II 新建工程 圖 （ 4）【 creat /update】選項(xiàng) :生成元件符號(hào)。 EDA 設(shè)置工具屬于第三方工具。 （ 3）【 analyze current file】選項(xiàng)：分析當(dāng)前的設(shè)計(jì)文件，主要是對(duì)當(dāng)前設(shè)計(jì)文 件的語(yǔ)法、語(yǔ)序進(jìn)行檢查。 圖 II 菜單欄運(yùn)行下拉 圖 5) 【 tools】菜單 【 tools 】菜單的功能是 （ 1）【 run EDA simulation tool 】選項(xiàng)：運(yùn)行 EDA 仿真工具， EDA 是第三方仿真工具。所有這些都使用同一種建模語(yǔ)言。 主要功能 下面列出的是 Verilog 硬件描述語(yǔ)言的主要能力： ? 基本邏輯門(mén)，例如 and、 or 和 nan d 等都內(nèi)置在語(yǔ)言中。線網(wǎng)類(lèi)型表示構(gòu)件間的物理連線，而寄存器類(lèi)型表示抽象的數(shù)據(jù)存儲(chǔ)元件。 ? 能夠使用內(nèi)置開(kāi)關(guān)級(jí)原語(yǔ)在開(kāi)關(guān)級(jí)對(duì)設(shè)計(jì)完整建模。（按位與）和 |（按位或）。 QuickSOPC 核心板的硬件原理框圖 如圖 21 所示： 圖 QuickSOPC 硬件方塊圖 （ 2） FPGA 電路 核心板 QuickSOPC 上所用的 FPGA 為 Altera 公司 Cyclone 系列的 EP1C6Q240。 Cyclone FPGA 設(shè)計(jì)成的 JTAG 指令比其他任何器件操作模式的優(yōu)先級(jí)都高，因此 JTAG 配置可隨時(shí)進(jìn)行而不用等待其他配置模式完成。如圖 22 所示。 基于 FPGA的數(shù)字時(shí)鐘設(shè)計(jì) 16 主板上七段數(shù)碼管顯示電路如圖 24 所示， RP4 和 RP6 是段碼上的限流電阻，位碼由于電流較大，采用了三極管驅(qū)動(dòng)。本設(shè)計(jì)采用 主板上的獨(dú)立鍵盤(pán) 來(lái)實(shí)現(xiàn)這兩個(gè)功能。 圖 蜂鳴電路圖 基于 FPGA的數(shù)字時(shí)鐘設(shè)計(jì) 18 第四章 數(shù)字化時(shí)鐘系統(tǒng)軟件設(shè)計(jì) 整體方案介紹 整體設(shè)計(jì)描述 設(shè)計(jì)中的數(shù)字時(shí)鐘，帶有按鍵校準(zhǔn)，定點(diǎn)報(bào)時(shí)，數(shù)碼管顯示等功能。 接口及寄存器定義 module clock(clk,key,dig,seg,beep)。 //蜂鳴器輸出端 reg [7:0] seg_r = 839。 // 定義現(xiàn)在時(shí)刻寄存器 reg [23:0] clktime = 2439。 reg [4:0] dout3 = 539。b1。 1Hz 的信號(hào)的產(chǎn)生用來(lái)產(chǎn)生時(shí)鐘的秒脈沖， 框圖如下 圖 ： 圖 分頻模塊 圖 分頻模塊設(shè)計(jì) 本系統(tǒng)程序設(shè)計(jì) 時(shí)鐘的準(zhǔn)確與否主要取決于秒脈沖的精確度。 //置位秒標(biāo)志 end end //秒信號(hào)產(chǎn)生部分 always (posedge clk1) // 定義 clock 上升沿觸發(fā) begin count1 = count1 + 139。所以， sec 信號(hào)的頻率為 1Hz，滿(mǎn)足設(shè)計(jì)要求。b1。h0。 //分十位加一 if(hour[15:12] = 439。 hour[23:20] = hour[23:20] + 139。 按鍵處理模塊實(shí)現(xiàn) 按鍵處理 模塊描述 框圖如下 圖 ： 圖 按鍵控制功能圖 模塊講計(jì)時(shí)部分和時(shí) 間調(diào)整部分整合到一起，正常態(tài)的時(shí)候，時(shí)間正常運(yùn)行，當(dāng)key[5]被按下時(shí)，進(jìn)入時(shí)間校準(zhǔn)，可以通過(guò) key[2:0]三個(gè)鍵，分別對(duì)秒，分，時(shí)進(jìn)行加 1操作，從而進(jìn)行時(shí)間校準(zhǔn)。 //連續(xù)賦值 end always (negedge key_done[4]) begin keyen[1] = ~keyen[1]。 正常情況下，鬧鈴時(shí)間到會(huì)進(jìn)行為時(shí) 1 分鐘的蜂鳴報(bào)時(shí)，可以通過(guò)按下鬧鐘按鍵 key[3]使其停止。 模塊框圖如下 圖 ： 基于 FPGA的數(shù)字時(shí)鐘設(shè)計(jì) 26 蜂鳴器模塊實(shí)現(xiàn) //蜂鳴器的計(jì)數(shù)定時(shí)器 always(posedge clk) begin beep_count = beep_count + 139。 //取反輸出信號(hào) end end always (posedge clk) begin if (!beepen) case(hour[3:0]) //整點(diǎn)報(bào)時(shí)音樂(lè)內(nèi)容 439。h7794。h6:beep_count_end = 1639。 //中音 4 的分頻系數(shù)值 default:beep_count_end = 1639。 //高音 7 的分頻系數(shù)值 default:beep_count_end = 1639。 clktime_en = 139。 圖 顯示模塊 圖 顯示模塊實(shí)現(xiàn) //數(shù)碼管顯示內(nèi)容 基于 FPGA的數(shù)字時(shí)鐘設(shè)計(jì) 28 always (posedge clk) begin case({keyen[0],count1[3:1]}) //選擇掃描顯示數(shù)據(jù) 439。d3:disp_dat = clktime[11:8]。 //時(shí)個(gè)位 439。ha。 //顯示 439。b11111110。d3:dig_r = 839。 //選擇第六個(gè)數(shù)碼管顯示 339。hc0。h3:seg_r = 839。 //顯示 5 439。h80。hff。 引腳分布 如下 表 51： 表 51 引腳分布圖 ： 信號(hào) 引腳 說(shuō)明 信號(hào) 引腳 說(shuō)明 seg[0] 169 數(shù)碼管斷信號(hào)選擇 dig[0] 160 數(shù)碼管片選信號(hào)控制 seg[1] 170 dig[1] 159 seg[2] 167 dig[2] 162 seg[3] 168 dig[3] 161 seg