【正文】 的高性能級(jí)聯(lián)積分梳狀濾波器 清華大學(xué) 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 27 [17]曹建 張波 楊昌盛 基于 CIC 抽取濾波器的諧波分析算法 中南大學(xué) [18]謝白玉 楊士中 張承暢 基于 FPGA 的 CIC 濾波器的設(shè)計(jì) 重慶大學(xué)通信工程學(xué)院 [19]朱國(guó)軍 張浩 張志中 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 西安電子科技大學(xué) [20]李銅川 陳銘 薛敏彪 基于 FPGA 的級(jí)聯(lián)積分梳狀濾波器設(shè)計(jì)與實(shí)現(xiàn) 西北工業(yè) 大學(xué) [21]趙偉，王靜 劉宇 基于 FPGA 的新型抗混疊 CIC 抽取濾波器的設(shè)計(jì) 南京信息職業(yè)技術(shù)學(xué)院 [22]劉彬彬 林偉 基于 Matlab 和 FPGA 的 CIC 濾波器的設(shè)計(jì) 福建省微電子與集成電路重點(diǎn)實(shí)驗(yàn)室 [23] 劉卜源 陳影等 CIC 抽取濾波器的仿真 中國(guó)人民解放軍軍事交通學(xué)院 [24] 鄭瑾 葛臨東 李冰 CIC 抽取濾波器的改進(jìn)及其 FPGA 實(shí)現(xiàn) 信息工程大學(xué) [25] 余磊 江樺 CIC 抽取濾波器的高效改進(jìn)算法研究 信息工程大學(xué) 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 1 原文已完。室內(nèi)地坪177。 本工程由寧夏燕寶房地產(chǎn)開發(fā)有限公司開發(fā)，銀川市規(guī)劃建筑設(shè)計(jì)院設(shè)計(jì)。衷心感謝百忙之中抽出時(shí)間參加論文評(píng)閱和評(píng)議的各位專家學(xué)者，感謝他們?yōu)閷忛啽疚乃冻龅男燎趧趧?dòng)。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 25 致謝 本論文是在 高敏 老師的指導(dǎo)下完成的，在設(shè)計(jì)的過程中始終得到了 高 老師熱情的教導(dǎo)和幫助。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 24 結(jié)論 在當(dāng)今的電子的設(shè)計(jì)中，占用相對(duì)少的資源和具有最快運(yùn)行速度是設(shè)計(jì)的方向。 ComReg2[0] = ComReg1[0] ComReg1[2]。 積分器中的實(shí)現(xiàn) 的代碼： IntReg[0] = IntReg[0] + X； 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 22 IntReg[1] = IntReg[1] + IntReg[0]。 這樣就極大限度的避免了濾波器的溢出，使其盡可能輸出一個(gè)基于 FPGA 的 CIC 濾波器設(shè)計(jì) 20 正確的值。 從式可以看出，盡管傳遞函數(shù)具有遞 歸形式，但 )(zHN 仍可表達(dá)為 FIR 濾波器。 在布局布線后，提取有關(guān)的器件延遲、連線延遲等時(shí)序參數(shù)，在此 基礎(chǔ)上，進(jìn)行的仿真稱為后仿真，也稱時(shí)序驗(yàn)證，它是最接近真是器件運(yùn)行的仿真，時(shí)序驗(yàn)證的目的是為了堅(jiān)持設(shè)計(jì)中是否有時(shí)序的違規(guī)。綜合的依據(jù)是邏輯設(shè)計(jì)的描述和各種約束條件，綜合的結(jié)果則是一個(gè)硬件電路的實(shí)現(xiàn)方案，該方案必須同時(shí)滿足預(yù)期的功能和約束條件。 (3) 設(shè)計(jì)輸入 。 (4) 調(diào)試結(jié)果。在 Modelsim 中，所有的以 VHDL/Verilog 或 混編 形式存在的設(shè)計(jì)必須被編譯在一個(gè)庫(kù)中。 QuartusII 設(shè)計(jì)軟件提供了一個(gè)完全的、多平臺(tái)的設(shè)計(jì)集成環(huán)境以適應(yīng)特殊的設(shè)計(jì)需要?？删幊绦?是指 FPGA 的 I/O 管腳可編程、接口標(biāo)準(zhǔn)可配置、布線可編程 、 內(nèi)部邏輯可配置及 時(shí)鐘 配置可編程。存儲(chǔ)器的減少直接影響設(shè)計(jì)的經(jīng)濟(jì)性。 M 是延時(shí) 因子，是濾波器的一個(gè)重要參數(shù)，可以用來控制濾波器的頻率響應(yīng)，決定零點(diǎn)的位置 。 它主要用于降低或提高采樣率。 (4) 一定是穩(wěn)定的 。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 9 有限長(zhǎng)單位沖激響應(yīng)（ FIR）濾波器有以下 四個(gè) 特點(diǎn)： (1) 系統(tǒng)的單位 沖激響應(yīng) h (n)在有限個(gè) n 值處不為零 。 (2) IIR 濾波器比 FIR 不 容 易最佳化。 IIR 濾波器運(yùn)算結(jié)構(gòu)通常由延時(shí)、 相乘 系數(shù)和相加等基本運(yùn)算 單元 組成，可以組合成直接型、正準(zhǔn)型、級(jí)聯(lián)型、并聯(lián)型四種結(jié)構(gòu)形式，都具有反饋回路。 2． 4 數(shù)字 濾波器的分析 本文著重介紹 CIC 濾波器，對(duì)于級(jí)聯(lián)梳妝濾波器 (CIC)，是主要包括積分器、抽取器、梳狀 濾波 器，積分器是單極點(diǎn)的 IIR 濾波器，其反饋系數(shù)是 1，梳狀 濾波器 器是一個(gè)對(duì)稱的 FIR 濾波器。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 6 圖 22 各種理想濾波器的幅頻特性 本文主要介紹數(shù)字濾波器，數(shù)字濾波器是具 有濾波功能的離散系統(tǒng)，離散系統(tǒng)又可以分為遞歸型和非遞歸型，所以可將數(shù)字 濾波器可以分為遞歸 型 濾波器和非遞歸 型 濾波器。這類濾波器的優(yōu)點(diǎn)是：電路 實(shí)現(xiàn) 比較簡(jiǎn)單，不需要直流電源供電，可靠性高； 缺點(diǎn) 是：通帶內(nèi)的信號(hào)有能量損耗，負(fù)載效應(yīng)比較明顯，使用電感元件時(shí)容易引起電磁感應(yīng)，當(dāng)電感較大時(shí)濾波器的體積 和重量都比較大，不適用低頻域。 (4) 比較 容易實(shí)現(xiàn)加密，解密，和抗干擾技術(shù)。此外，為了改善精度 也可以將 恒流源放入內(nèi)部的。 (4) 編碼。 (1) 采樣 。 在數(shù)字濾波中， 有限脈沖響應(yīng)（ FIR）濾波器和無限脈沖響應(yīng)（ IIR）濾波器 的應(yīng)用最為廣泛 。 (4) CIC 濾波器的實(shí)現(xiàn)，介紹了 CIC 濾波器的參數(shù)設(shè)計(jì)，各個(gè)模塊的實(shí)現(xiàn)和仿真。 90 年代至 今 主要 是將 各類濾波器應(yīng)用于各類產(chǎn)品的開發(fā)和研制。在 現(xiàn) 代電信設(shè)備和各類控制系統(tǒng)中，濾波器應(yīng)用極為廣泛 。 CIC filter 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 1 1 引言 隨著電子技術(shù)的不斷發(fā)展，信號(hào)處理在各個(gè)方面的要求也 在 不斷提高，同時(shí)，現(xiàn)代集成電路產(chǎn)業(yè)的不斷進(jìn)步，器件尺寸不斷縮小，功耗不斷降低，速度不斷加快。 數(shù)字信號(hào)處理的目的是對(duì)真實(shí)世界的 模擬信號(hào)進(jìn)行測(cè)量。 (2) 學(xué)習(xí)掌握 QUARTUSII 軟件開發(fā)環(huán)境，熟練該軟件的仿真方法和實(shí)現(xiàn)的步驟。 CIC 濾波器是現(xiàn)代數(shù)字上變頻的核心技術(shù)，具有簡(jiǎn)單高效的結(jié)構(gòu)。 用 VHDL 或 Verilog HDL 語(yǔ)言實(shí)現(xiàn)可編程并行接口電路。 在仿真軟件平臺(tái)上仿真實(shí)現(xiàn) CIC 濾波器并對(duì)濾波器性能進(jìn)行分析。 CIC 濾波器又稱為簡(jiǎn)單整系數(shù)梳狀濾波器 ，是在高速抽取后插值系統(tǒng)中非常有效的單元，它結(jié)構(gòu)簡(jiǎn)單，處理速度快，最大的優(yōu)點(diǎn)是不需要乘法器。 (3) 建立基本的 CIC 濾波器模型，完成基本濾波器的分析和參數(shù)的選擇，通過基本濾波器的分析，發(fā)現(xiàn)其不足。因此在進(jìn)行數(shù)字信號(hào)處理之前需要將信號(hào)從模擬域轉(zhuǎn)換到數(shù)字域，這通常通過 模數(shù)轉(zhuǎn)換器 實(shí)現(xiàn)。數(shù)字技術(shù)扮演的角色越來越重要，原來的一 些模擬技術(shù)逐漸被數(shù)字技術(shù)取代。在所有的電子 器件 中，使用最多， 應(yīng)用最廣泛， 技術(shù)最為復(fù)雜的 就是 濾波器了。當(dāng)然， 由于濾波器在 電子應(yīng)用的作用， 對(duì) 其 的研究仍在不斷進(jìn)行。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 3 2 數(shù)字濾波器 濾波器是一種用來消除 來自 外 界 干擾的 器件 ， 可以 將輸入或輸出 通 過過濾后 得到純凈 信號(hào) 。 IIR 濾波器可以用較少的階數(shù)獲得較高的選擇特性，存儲(chǔ)單元少，運(yùn)算次數(shù)少，但是其相位非線性 。采樣是指 在特定的時(shí)刻對(duì) 輸入的 模擬信號(hào)進(jìn)行測(cè)量。 編碼是將量化后的信號(hào)編碼 形式 成二進(jìn)制代碼 形式的 輸出。一般來說，由于電流開關(guān)切換 的 誤差小，大多 數(shù)模轉(zhuǎn)換器會(huì) 采用電流開關(guān)型電路，電流開關(guān)型 的 電路如果直接輸出生成的 是 電流，則 稱 為電流輸出型 D/A轉(zhuǎn)換器 。因?yàn)閿?shù)字信號(hào)的處理可以用很多算法對(duì)其進(jìn)行處理，得到不同的形式，這樣會(huì)很大程度上保障了信號(hào) 傳輸 的安全。 有源濾波器：由無源元件和 有源器件 組成 的濾波器 。 遞歸濾波 也 稱 之 為反饋濾波。首 先先來介紹 IIR 濾波器。由于運(yùn)算中 存在 舍入處理， 會(huì) 使誤差不斷累積，有時(shí)會(huì)產(chǎn)生微弱的寄生振蕩。 (3) 系統(tǒng) 不一定是穩(wěn)定的 。 (2) 系統(tǒng)函數(shù) H(z)在 |z|0 處收斂，極點(diǎn)全部在 z = 0 處（ 因果系統(tǒng) ） 。 因?yàn)?z 轉(zhuǎn)換后所有的極點(diǎn)都在單位圓內(nèi)。 CIC 濾波器的主要特點(diǎn)是，僅利用加法器、減法器和寄存器，占用資源少，實(shí)現(xiàn)簡(jiǎn)單且速度高。 M 可以是任意正整數(shù)， 但是 M 越大，會(huì)導(dǎo)致帶內(nèi)主瓣的衰減過大，所以 通常取 1 或 2。 (3) 中間暫存的單元少。 豐富的可配置資源，大量的可配置邏輯塊、豐富的 RAM 資源、數(shù)據(jù)時(shí)鐘管理模塊、內(nèi)嵌 DSP 模塊、大量的 IP 核。 Quartus II 的優(yōu)點(diǎn)： (1) QuartusII 與主流的第三方工具實(shí)現(xiàn)了無縫鏈接。 Modelsim 啟動(dòng)后默認(rèn)的庫(kù)文件名稱為“ work”，啟動(dòng)新 工程時(shí) ，名稱為“ work”的庫(kù)就是編譯器編譯設(shè)計(jì)單元默認(rèn)的目標(biāo)單元。如果仿真結(jié)果不是預(yù)期的，則可以使用 Modelsim 的調(diào)試工具去跟蹤問題的緣由。 設(shè)計(jì)輸入是指將模塊設(shè)計(jì)階段定義好的模塊借助一定的設(shè)計(jì)輸入手段轉(zhuǎn)換 為 EDA 工具可以接受的形式。對(duì)于綜合來說，滿足要求的方案可能有很多，綜合器將產(chǎn)生一個(gè)最優(yōu)額或接近最優(yōu)的結(jié)果。 (8 ) 配置下載 。需要相同位移的數(shù)字 FIR 濾波器時(shí)，一般需要 RM1 個(gè)加法器，而使用 CIC 濾波器實(shí)現(xiàn)相同的功能，只需要一個(gè)加法器和一個(gè)減法器。 圖 43 CIC 濾波器寄存器位示意圖 圖為 CIC 濾波器個(gè)存儲(chǔ)位的寬度示意圖， I 代表積分器， R 代表抽取器， C代表梳狀濾波器 。 IntReg[2] = IntReg[2] + IntReg[1]。 ComReg2[1] = ComReg2[0]。在不同的設(shè)計(jì)中，為達(dá)到某種設(shè)計(jì)目的，適當(dāng)?shù)臓奚环矫鎯?yōu)勢(shì)作為代價(jià)是可以接受的。本文在選題、構(gòu)思、撰寫的過程一直都滲透著 她 的大量的心血。 還有我的父母親，對(duì)他們感情無法用“感謝”二字來形容，沒有他們二十多年來在生活上、精神上給予我的關(guān)愛，就沒有我的一切。 本工程耐火等級(jí)二級(jí)，屋面防水等級(jí)三級(jí)，地震防烈度為 8度，設(shè)計(jì)使用年限 50 年。30樓 m2。 謹(jǐn)以此文，感謝所有關(guān)心、支持與幫助過我的親人、師長(zhǎng)與朋友們。從課程學(xué)習(xí)、論文選題、開題報(bào)告、課題進(jìn)行，論文撰寫、修改，到最終論文完成的整個(gè)過程中，得到了 她 熱情的鼓勵(lì)、富有啟發(fā)性的建議和精心的指導(dǎo)，其中點(diǎn)點(diǎn)滴滴無不凝聚著劉老師的心血和汗水。這是由于 FPGA 器件集成度高、體積小，使用它可以大大縮短開發(fā)的周期，減少資金的投入，將原來的電路板級(jí)產(chǎn)品升級(jí)為芯片級(jí)產(chǎn)品。 ComReg3 = ComReg2[0] ComReg2[2]。 梳狀濾波器的實(shí)現(xiàn) 的代碼： ComReg0[1] = ComReg0[0]。 下圖為輸入的信號(hào)，輸入的是一個(gè)階躍 函數(shù)， 階躍 函數(shù)的幅值為 100。 圖 41 N 階 CIC 濾波器的結(jié)構(gòu)框圖 相頻特性為： NwRMw 2 1)( ???? （ 46） 相移角度隨頻率變化的特性叫相頻特性 ，由 式 (46)可得， CIC 的相移角和角頻率的關(guān)系是線性的，同時(shí) R、 M、 N 都為常數(shù)。 FPGA 設(shè)計(jì)有兩種配置形式：直接由計(jì)算機(jī)經(jīng)過專用下載電纜進(jìn)行配置；有外圍配置芯片進(jìn)行上電時(shí)自動(dòng)配置。 (6) 布局布線 。 (4) 功能仿真 。設(shè)計(jì)流程如圖 31： 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 15 圖 31 FPGA 的設(shè)計(jì)流程圖 (1) 系統(tǒng)規(guī)范 。工作庫(kù)完成后，將設(shè)計(jì)單元編譯到其中。 (2) 用戶界面豐富、優(yōu)化、易用、具有詳細(xì)方便的在線幫助，提供了從輸入到器件下載編程的全部手段。 FPGA芯片 具有 豐富的布 線資源，根據(jù)工藝、長(zhǎng)度、寬度和分布位置的不同而劃分為四 類不同的類別。 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 13 3 FPGA 的應(yīng)用 FPGA 介 紹 FPGA（ Field Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列， 它包含了可配置的邏輯塊以及邏輯塊之間的互聯(lián)線。 CIC 濾波器 系統(tǒng)的傳遞函數(shù)為： zzMCI zHzHzH 111)()()(?????? （ 211） 圖 27 單級(jí) CIC 濾波器的的結(jié)構(gòu)圖 令 jwez? 可得 CIC 濾波器的頻率響應(yīng)為 ： 基于 FPGA 的 CIC 濾波器設(shè)計(jì) 12 ? ? ? ? ? ? ? ?2 12s in2s in ??????????????????MjwjwCjwIjw ewwMeHeHeH （ 212） 單階 CIC 濾波器的幅頻特性為 ： )2sin()2sin(|)(| wwMeH jw ? （ 213） 由式 (212)可得 ? ?M/2,0 ? 為其主瓣，其他區(qū)域稱為旁瓣。數(shù)字下變頻（ DDC）中， CIC 濾波器起著重要