【正文】 :北京航空航大出版社，— 328 [10]石教英 .計(jì)算機(jī)體系結(jié)構(gòu)杭州 :浙江大學(xué)出版社， — 231） [11]李亞民 .計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu) .北京 :清華大學(xué)出版社， 20xx [12]劉錫海，任長(zhǎng)明 .數(shù)字系統(tǒng)邏輯設(shè)計(jì)技術(shù) .大津 :天津大學(xué)出版社， —125 [13]李亞民 .計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu) .北京 :清華大學(xué)出版社， 20xx [14]鄭緯明，湯志忠 .計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) (第二版 ).北京 :清華大學(xué)出版社， 89— 327 [15]陳建澤等 .32 位微型計(jì)算機(jī)原理與接口技術(shù) .北京 :高等教育出版社， 1998.7— 261 [16]基于 FPGA 的 EDA 技術(shù)與 VHDL 北京國(guó)防工業(yè)出版社 20xx 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 30 附錄 頂層文件 LIBRARY IEEE。通過(guò)對(duì) VHDL語(yǔ)言的學(xué)習(xí)和理解，完成各個(gè)模塊功能 的邏輯設(shè)計(jì)。 運(yùn)算數(shù)據(jù)存儲(chǔ) 指 令 (ST)可以完成上一條指令運(yùn)算結(jié)果存儲(chǔ)的操作。 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 26 LD 數(shù)據(jù)輸出指令仿真 匯編語(yǔ)言 機(jī)器碼 ADD R1, R2。數(shù)據(jù)傳送指令后四位代表寫入的寄存器地址， 7— 4位代表的是立即數(shù)的高四位， 11— 8位代表的是立即數(shù)的低四位，可以看到寄存器堆地址 1號(hào)和地址 2號(hào)分別寫入立即數(shù) 36和 129。 表 4 各模塊引腳說(shuō)明 模塊 產(chǎn)生信號(hào) 功能 程序計(jì)數(shù)器 PC PC_OUT 送入 PC_RAM中提取對(duì)應(yīng)地址指令 程序存儲(chǔ)器 PC_RAM INSTRUCTION 送入 IR中鎖存指令 指令寄存器 IR_RAM IR 指令操作碼送入CONTROL進(jìn)行譯碼 RD 送入 TRAM在控制信號(hào)作用下對(duì)操作數(shù)進(jìn)行寫入和讀出操作 RR DATA 寄存器堆 TRAM REG_RD 送入 ALUMUX在控制信號(hào)作用下選擇操作數(shù) REG_RR 數(shù)據(jù)選擇器 ALUMUX A 送入 ALU控制信號(hào)作用下進(jìn)行輸入操作數(shù)運(yùn)算 B 運(yùn)算器 ALU R 輸出結(jié)果 C4 輸出溢出 R0 運(yùn)算結(jié)果送入 TRAM 時(shí)鐘發(fā)生器 TIME_CTRL CLKR 送入 TRAM控制讀寫 和數(shù)據(jù)輸出 時(shí)間 控制器 CONTROL ABSEL 送入 ALUMUX控制輸出操作數(shù) A、 B OUTEN 送入 TRAM控制數(shù)據(jù) 輸出 RAM_CTRL 送入 TRAM控 制數(shù)據(jù)的寫入和讀出 LOGIC 送入 ALU控 制 移位 操作 ALU_CTRL 送入 ALU控 制算術(shù) 和邏輯 運(yùn)算操作 LOAD 送入 ALU控制 操作數(shù)直接輸出 STORE 送入 TRAM控制 上條指令運(yùn)算結(jié)果的存儲(chǔ) SLEEP 送入 FSM控制 CPU狀 態(tài)轉(zhuǎn)入停機(jī)狀態(tài) 狀態(tài)機(jī) FSM NRST 送入 PC、 PC_RAM控制 其復(fù)位操作 EN 送入 PC、 IR_RAM控 制其是否能進(jìn)行操作 PC_INC 送 入 PC控制 加一操作 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 24 RISCCPU 的功能仿真驗(yàn)證 當(dāng)把所有的模塊都組裝成了一個(gè)整體，再 用 QUARTUSII對(duì)這個(gè)整體進(jìn)行編譯和綜合成功后就可以對(duì) CPU進(jìn) 行功能仿真。 各個(gè)模塊間的互連信號(hào)是用用 signal類型的變量聲明的。原理圖法就是將 CPU中的每個(gè)綜合模塊以元件的形式，通過(guò)互連線將各個(gè)模塊像電路上畫原理圖一樣連接起來(lái)，系統(tǒng)規(guī)模比較大時(shí)，各個(gè)模塊連起來(lái)的互連線很多，操作起來(lái)很不方便，同時(shí)也容易出錯(cuò)。 end if。圖 16是各個(gè)狀態(tài)的狀態(tài)轉(zhuǎn)移圖。程序計(jì)數(shù)器 PC值的改變、指令寄存器取指令以及 CPU的復(fù)位等操作都是由狀態(tài)機(jī)來(lái)控制的。 圖 311 ALU 模塊外部接口 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 18 第四章 CPU 控制單 元的設(shè)計(jì) 在 CPU中還有一個(gè)重要的模塊，即控制單元模塊，其功能是得到當(dāng)前指令，得到需要的數(shù)據(jù)，在正確的時(shí)間、用正確的值設(shè)置所有相關(guān)的控制信號(hào)， 控制 CPU的取指、譯碼和指令執(zhí)行等操作 。 then R=ZZZZZZZZ。LSL 指令組分為帶進(jìn)位的循環(huán)右移和不帶進(jìn)位的算術(shù)右移操作 。 圖 37 ALU 整體結(jié)構(gòu)圖 算術(shù)邏輯單元 ALU 是絕大多數(shù)指令必須經(jīng)過(guò)的單元 ,所有的運(yùn)算都在 ALU 中完成。 If (rising_edge(fclkr)) then If (fstore =’1’) then ram (conv_integer(fromrd))=fR0 //存儲(chǔ)上條指令運(yùn)算得到的結(jié)果 elsif (fromram_ctrl = 11) then toreg_rr=ram(conv_integer(fromrr))。 CLKR 是將 CLK延遲半個(gè)周期產(chǎn)生的，有利于流水線的完成。所以指令寄存器的作用是暫時(shí)存放取到的指令，是從程序存儲(chǔ)器到控制單元和 ALU模塊中的中間緩沖模塊。 圖 32 程序存儲(chǔ)器示意圖 在設(shè)計(jì)程序存儲(chǔ)器模塊時(shí)，本文是自行設(shè)計(jì)寄存器堆型的存儲(chǔ)器，直接使用一個(gè)數(shù)組存放二進(jìn)制數(shù)據(jù)，通過(guò) VHDL 編寫一個(gè)一定長(zhǎng)度的數(shù)組實(shí)現(xiàn)。在正常工作的條件下，控制信號(hào)選擇 PC+1 作為下一個(gè) PC 的值輸出；當(dāng)執(zhí)行 JMP 指令時(shí)，選擇來(lái)自指令中的跳轉(zhuǎn)地址決定新的 PC值，但是在本次設(shè)計(jì)中沒有涉及到。 設(shè)計(jì)數(shù)據(jù)通路，有兩種不同的設(shè)計(jì)方案。本設(shè)計(jì)將 CPU 分解為兩大子系統(tǒng)：數(shù)據(jù)通路和控制通路。取指單元負(fù)責(zé)取下條指令，執(zhí)行單元負(fù)責(zé)執(zhí)行當(dāng)前指令。每個(gè)模塊都將按照 EDA設(shè)計(jì)中自下而上的設(shè)計(jì)原則分別獨(dú)立設(shè)計(jì)。這樣可以得到結(jié)論：如果當(dāng)前 CPU 正在執(zhí)行的是第 N 條指令，那么指令寄存器正在讀取的是 N+1 條指令，此時(shí) PC 的值應(yīng)該是 N+2。這樣，很顯然也能降低執(zhí)行指令所需的時(shí)鐘數(shù)，取指、執(zhí)行只用了一個(gè)時(shí)鐘。 指令編碼結(jié)果如表 2 所示。對(duì)設(shè)計(jì)的微處理，每個(gè)指令都是固定的 16 位長(zhǎng)度，其中操作碼占用 16 位指令字的高 4 位。其次，該微處理器實(shí)現(xiàn)了兩級(jí)指令流水線，采用哈佛結(jié)構(gòu)可使流水實(shí)現(xiàn)的難度大為降低，在采用流水線后，能夠有效地提高指令的執(zhí)行速度。 它是在同一個(gè)存儲(chǔ)空間取指令和數(shù)據(jù)， 采用單地址總線結(jié)構(gòu)，即程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器共用一條地址總線 ，限制了工作帶寬，使得控制電路復(fù)雜，功耗較大 [1011]。 分析指令：即指令譯碼，既對(duì)當(dāng)前所取的指令進(jìn)行分析，指出它要求什么 操作，并產(chǎn)生相應(yīng)的操作所需要的控制命令 。詳細(xì)介紹了控制單元中的控制器和狀態(tài)機(jī)的設(shè)計(jì)和 功能實(shí)現(xiàn)。寄存器對(duì) 寄存器的運(yùn)算有助于減少對(duì)存儲(chǔ)器的訪問(wèn)次數(shù)，提高數(shù)據(jù)的存取速度 [78]。內(nèi)容的不斷擴(kuò)充和兼容性的考慮，導(dǎo)致龐大的 CISC 指令系統(tǒng)形成了。 （ 3） 具有獨(dú)立于器件和工藝設(shè)計(jì)的能力 VHDL獨(dú)立于器件的特點(diǎn)可以使設(shè)計(jì)人員集中精力來(lái)進(jìn)行電子系統(tǒng)的設(shè)計(jì)和性能優(yōu)化，而不需要考慮其他問(wèn)題。 現(xiàn)今市場(chǎng)上流行的典型的 8位微控制器，可以在各種 FPGA上實(shí)現(xiàn)，設(shè)計(jì)靈活方便而且易于進(jìn)行功能擴(kuò)展。研究 SOC的設(shè)計(jì)方法和驗(yàn)證方法具有很大的現(xiàn)實(shí)意義 [23]。 該微處理器主要由控制器、運(yùn)算器和寄存器組成，具有指令控制、操作控制、時(shí)間控制和數(shù)據(jù)加工等基本功能， 可實(shí)現(xiàn)四位操作數(shù)的各種運(yùn)算， 其指令長(zhǎng)度為 16位定長(zhǎng)，采用 了 直接尋址方式 。 中國(guó)的電子信息產(chǎn)業(yè)現(xiàn)在增長(zhǎng)迅速，主要集中在移動(dòng)通信設(shè)備、數(shù)據(jù)通信設(shè)備、計(jì)算機(jī)及消費(fèi)產(chǎn)品領(lǐng)域。隨著科學(xué)技術(shù)的迅速發(fā)展，微處理器的發(fā)展也是非常迅速，它的處理能力已經(jīng)由過(guò)去的 4位發(fā)展到現(xiàn)在的 64位，運(yùn)算能力和處理能力大大提高，應(yīng)用領(lǐng)域也從計(jì)算機(jī)系統(tǒng)擴(kuò)展到各個(gè)相關(guān)領(lǐng)域，例如通信、航天和工業(yè)控制等。 技術(shù)背景 1. 硬件描述語(yǔ)言 VHDL 如今，大多數(shù)的 EDA工具都采用 VHDL作為主要的硬件描述語(yǔ)言，這主要源于 VHDL強(qiáng)大的自身功能和特點(diǎn) ,下面介紹 一下 VHDL的優(yōu)點(diǎn)。早期的計(jì)算機(jī)使用匯編語(yǔ)言編程，由于內(nèi)存速度慢且價(jià)格昂貴，使得 CISC 體系得到了用武之地。因?yàn)椴恍枰~外的存取微程序存儲(chǔ)器來(lái)完成指令的執(zhí)行，因此可以直接使用硬連線方式來(lái)設(shè)計(jì)； （ 3） 指令定長(zhǎng)，指令格式簡(jiǎn)單，指令編碼固定。 第三章 CPU 數(shù)據(jù)通路設(shè)計(jì)。計(jì)算機(jī)進(jìn)行信息處理可分為以下兩個(gè)步驟 [9]。 圖 21 簡(jiǎn)化 CPU 內(nèi)部結(jié)構(gòu) 山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 5 指令系統(tǒng)分析 指令系統(tǒng)結(jié)構(gòu)是微處理器體系結(jié)構(gòu)的一個(gè)重要部分，是微處理器設(shè)計(jì)的基礎(chǔ)。 （ 2） 讀取指 令和存儲(chǔ)器數(shù)據(jù)交換可以在多步流水線中同時(shí)進(jìn)行，這在馮 . 諾依曼單地址總線結(jié)構(gòu)中很難實(shí)現(xiàn)。操作數(shù)在目的寄存器； （ 2） 雙寄存器尋址。 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 d d d d 對(duì)于立即數(shù)指令 ,指令中間 8 位是 8 位常數(shù)，其中 H 代表常數(shù)的高四位，L 代表常數(shù) 的低四位， d 用來(lái)尋址目的寄存器。 8 位 CPU 采用兩級(jí)流水 線 技術(shù)，指 令的流水線可以用圖 24 來(lái)簡(jiǎn)單的示意： 圖 24 流水線指令執(zhí)行 由圖可以看出，盡管每條指令的完成需要兩個(gè)周期的時(shí)間，但是在流水線結(jié)構(gòu)中，當(dāng)前指令的取值周期和上一條指令的執(zhí)行周期在時(shí)間上是重疊的，對(duì)于這種并行操作，從平均角度來(lái)看，相當(dāng)于一個(gè)周期內(nèi)完成一條指令，因此可以大大提高指令的運(yùn)行速度 [15]。在程序開始執(zhí)行前， CPU將它的起始地址送入 PC，當(dāng)指令執(zhí)行時(shí)， CPU 將自動(dòng)修改 PC 的內(nèi)容，所以 PC中的內(nèi)容總是下一條指令的地址。當(dāng) WR 信號(hào)有效時(shí)，整個(gè) CPU 進(jìn)入指令輸入狀態(tài)，當(dāng) WR 低 電平時(shí)CPU 進(jìn)入指令讀取并完成指令操作的狀態(tài)，當(dāng) CPU 完成全部輸入指令時(shí)進(jìn)入停機(jī)狀態(tài)，此時(shí) Start 信號(hào)重新啟動(dòng) CPU，使其進(jìn)入等待狀態(tài)。時(shí)鐘用來(lái)決定狀態(tài)何時(shí)被寫入，一個(gè)狀態(tài)可以在任意時(shí)刻讀取。微處理器的功能就是體山東大學(xué)威海分校畢業(yè)設(shè)計(jì)（論文） 11 現(xiàn)在這些這些數(shù)據(jù)是如何傳遞的，在傳遞前的處理是如何處理的，所有這一系列寄存器數(shù)據(jù)之間的遷移轉(zhuǎn)換就組成了微處理器。通過(guò)上一章對(duì) CPU 的結(jié)構(gòu)劃分，已 經(jīng)知道 CPU 的整個(gè)設(shè)計(jì)分為兩個(gè)部分：數(shù)據(jù)通路和控制單元。 程序計(jì)數(shù)器模塊 PC 程序計(jì) 數(shù)器 (PC)作為指向指令地址“指針”，決定著下一條要執(zhí)行的指令。 EN 信號(hào)是程序計(jì)數(shù)器 PC 的使能控制信號(hào)，只有當(dāng)該信號(hào)有效時(shí) PC 的相應(yīng)才能操作才能執(zhí)行。這樣就可以通過(guò)存貯器數(shù)組元素和輸入地址間的相互賦值實(shí)現(xiàn)“讀存儲(chǔ)器”，“寫存儲(chǔ)器”，既簡(jiǎn)單又容易實(shí)現(xiàn)。指令寄存器外部輸入控制信號(hào) en是來(lái)自控制單元的輸入信號(hào)， En高電平有效，與 PC模塊的使能 en信號(hào) 功能上基本一致，它控制著指令寄存器是否可以從程序存儲(chǔ)器中加載指令。 將指定 源操作寄存器地址中的數(shù)據(jù)讀出。在 ALU 中還可以細(xì)化成兩個(gè)功能單元 :取操作數(shù)單元、執(zhí)行運(yùn)算單元。 在 ALU 的設(shè)計(jì)中主要還是根據(jù)指令來(lái)的， ALU 所能執(zhí)行的 指令是很多的，基本的指令可以分為 4 類，即 ADD， SUB， LOGIC， LSL、 LSR。 end process。 由這段代碼可以看出 ALU 模塊是雙進(jìn)程模塊，操作數(shù)運(yùn)算是不受時(shí)鐘控制的，由控制信號(hào)直接控制并計(jì)算。 控制器 Control 模塊 控制器則是一個(gè)微處理器的核心部件之一，在每一個(gè)時(shí)鐘周期的上升沿 ,指令寄存器 IR 從內(nèi)存中讀取指令字后 ,送入控制器中，控制器能夠根據(jù)輸入的 4位操作碼進(jìn)行譯碼，為其他每個(gè)功能單元產(chǎn)生相應(yīng)的主控制信號(hào)，并發(fā)出信號(hào)狀態(tài)信號(hào)控制狀態(tài)機(jī)的狀態(tài)轉(zhuǎn)換，最終實(shí)現(xiàn)對(duì) CPU各個(gè)功能單元的控制 ,實(shí)現(xiàn)指令的順利執(zhí)行。 Moore型狀態(tài)機(jī)的輸出則僅由當(dāng)前狀態(tài)控制，這類狀態(tài)機(jī)在輸入發(fā)生變化還必須等待時(shí)鐘的到來(lái)，時(shí)鐘使?fàn)顟B(tài)發(fā)生變化時(shí)才導(dǎo)致輸出變化。139。 end process。 pcout : out unsigned(7 downto 0) ) 。用 QUARTUSII對(duì)設(shè)計(jì)模塊進(jìn)行編譯及綜合后 生成的 RTL綜合電路圖如 圖 5— 1示。 0001000000010010 END 。 0100000000010010 圖 53 或運(yùn)算仿真 仿真結(jié)果如圖 52所示，邏輯算術(shù)指令將操作數(shù)送入運(yùn)算器中進(jìn)行或操作，最后結(jié)果輸出 10100101。 移位 類指令可以完成 目的寄存器內(nèi) 8位操作數(shù)的左 移 (LSL)和右移 (LSR)操作并輸出結(jié)果。 整個(gè)論文的完成過(guò)程中，我查閱的資料和學(xué)習(xí)了很多東西，總結(jié)起來(lái)主要有以下收獲 : 熟 悉 CPU設(shè)計(jì)思路，通過(guò)對(duì) RISC指令 集的學(xué)習(xí)和理解自定義指令集。 [2]唐穎 .EDA技術(shù)與單片機(jī)系統(tǒng) .現(xiàn)代電子技術(shù)， 20xx， 11(3):31— 32. [3