半導體存儲器ppt課件-在線瀏覽
2025-06-23 12:44本頁面
【正文】 取速度 一般用最大存取時間或存取周期來描述 。 應(yīng)在保證速度的前提下盡可能減小功耗 ， 特別是 “ 維持功耗 ” 。 平均無故障間隔時間可達幾千小時以上 。 存儲體中的基本電路配置成一定的陣列并進行編址 ， 因此也叫存儲矩陣 。 示例 存儲容量與地址 、 數(shù)據(jù)線個數(shù)有關(guān) ： 芯片的存儲容量 (N M) ＝ 存儲單元數(shù) 存儲單元的位數(shù) ＝ 2n M n：芯片的 地址線 根數(shù) M：芯片的 數(shù)據(jù)線 根數(shù) 譯碼器 A5 A4 A3 A2 A1 A0 63 0 1 存儲單元 64個單元 行譯碼 A2 A1 A0 7 1 0 列譯碼 A3A4A5 0 1 7 64個單元 單譯碼 雙譯碼 地址譯碼器 單譯碼結(jié)構(gòu) 雙譯碼結(jié)構(gòu) 雙譯碼可簡化芯片設(shè)計 主要采用的譯碼結(jié)構(gòu) 對地址信號譯碼 ， 有兩種譯碼編址方法 。譯碼輸出的字選擇線直接選中與地址碼對應(yīng)的存儲單元 。 雙譯碼方式 地址譯碼器有兩個 。 選擇線數(shù)目較少 ， 適用于大容量的存儲器 。 有效時 ， 數(shù)據(jù)進入被尋址的單元中 該控制端對應(yīng)系統(tǒng)的寫控制線 R/W 讀 /寫控制引線端 ,高電平進行讀操作 。 2） 讀操作： CS、 OE、 R/W,WE為高，數(shù)據(jù)從基本存儲電路經(jīng)三態(tài)雙向緩沖器傳送至系統(tǒng)數(shù)據(jù)總線。 非讀 /寫操作： CS、 OE為低，三態(tài)雙向緩沖器對系統(tǒng)數(shù)據(jù)總線呈現(xiàn)高阻狀態(tài)，使存儲器芯片與系統(tǒng)數(shù)據(jù)總線完全隔離。 每個基本存儲單元存儲二進制數(shù) 1位 ,由 6個晶體管組成 。 SRAM一般采用 “ 字結(jié)構(gòu) ” 存儲矩陣： 每個存儲單元存放多位 （ 16等 ） 每個存儲單元具有一個地址 SRAM 2114 SRAM 6264 * 構(gòu)成 （ 6個 NMOS場效應(yīng)管 ） 圖 65 NMOS靜態(tài)基本存儲電路 工作過程 ? 讀出 –字線為高電平 ，從位線讀出數(shù)據(jù) 。 數(shù)據(jù)以電荷的形式直接存在極間電容上 。 W=1， Y=0， Q通 每行中所有數(shù)據(jù)位被讀出 ， 并放大和刷新 。 1）讀出信息必須經(jīng)過靈敏的讀出放大器才能輸出。 2）破壞性讀出。 3）信息不能長久保存。 注： 動態(tài)存儲器的結(jié)構(gòu)及組成 1）存儲矩陣 2）地址譯碼器 （分時復(fù)用） 注： 地址信號分時復(fù)用， RAS有效，用于行譯碼； CAS有效，用于列譯碼。 2）在“允許存儲器操作信號”及“刷新命令”的共同控制下，來自 CPU或外部電路的刷新行地址計數(shù)器的信號選通存儲器的某一行（列信號處于高阻態(tài)），進行刷新。 CPU利用刷新周期進行刷新操作 ， 刷新周期往往與讀 /寫周期相等 。 （ 2） 非同步的刷新方式 。 第 6章： RAM存儲容量的擴展方法 這是本章的重點內(nèi)容 SRAM、 EPROM與 CPU的連接 譯碼方法同樣適合 I/O端口 第 6章： 存儲芯片數(shù)據(jù)線的處理 若芯片的數(shù)據(jù)線正好 8根： 一次可從芯片中訪問到 8位數(shù)據(jù) 全部數(shù)據(jù)線與系統(tǒng)的 8位數(shù)據(jù)總線相連 若芯片的數(shù)據(jù)線不足 8根： 一次不能從一個芯片中訪問到 8位數(shù)據(jù) 利用多個芯片擴充數(shù)據(jù)位 這個擴充方式簡稱 “ 位擴充 ” 位擴展方式 用 16K 1的芯片 → 16K 8的存儲器 圖 611 位擴展方式連接方式 2114 （ 1） A9～ A0 I/O4～ I/O1 片選 D3～ D0 D7～ D4 A9～ A0 2114 （ 2） A9～
教學課件相關(guān)推薦
鄂ICP備17016276號-1