半導(dǎo)體存儲器ppt課件-閱讀頁
2025-05-21 12:44本頁面
【正文】 A0 I/O4～ I/O1 CE CE 多個位擴(kuò)充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù) 其它連接都一樣 這些芯片應(yīng)被看作是一個整體 ， 常被稱為 “ 芯片組 ” 例 用 1K 4的芯片 → 1K 8的存儲器 第 6章： 存儲芯片地址線的連接 芯片的地址線通常應(yīng)全部與系統(tǒng)的 低位地址 總線相連 尋址時 ， 這部分地址的譯碼是在存儲芯片內(nèi)完成的 ， 我們稱為 “ 片內(nèi)譯碼 ” 第 6章： 片內(nèi)譯碼 A9～ A0 存儲芯片 000H 001H 002H … 3FDH 3FEH 3FFH 全 0 全 1 0000000000 0000000001 0000000010 … 1111111101 1111111110 1111111111 范圍（ 16進(jìn)制 ) A9 ~ A0 字?jǐn)U展方式 存儲系統(tǒng)常需利用多個存儲芯片擴(kuò)充容量 ， 也就是擴(kuò)充了 主存儲器地址 范圍 ， 這種擴(kuò)充簡稱為 “ 地址擴(kuò)展 ” 或“ 字?jǐn)U展 ” 進(jìn)行 “ 地址擴(kuò)充 ” ， 需要利用存儲芯片的 片選端對多個存儲芯片 （ 組 ） 進(jìn)行尋址 這個尋址方法 ， 主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線 相關(guān)聯(lián)來實現(xiàn) 用 16K 8的芯片 → 64K 8的存儲器 圖 612 字?jǐn)U充連接方式 字?jǐn)U展 例 用 1K 8的芯片 → 2K 8的存儲器 片選端 D7～ D0 A19～ A10 A9～ A0 A9～ A0 D7～ D0 CE 1K 8 （ 1） A9～ A0 D7～ D0 CE 譯碼器 0000000001 0000000000 1K 8 （ 2） 字位擴(kuò)展 當(dāng)存儲芯片的 位數(shù) 和 單元數(shù) 都不能滿足存儲要求時 ，就要同時進(jìn)行位擴(kuò)展和字?jǐn)U展 ， 即 字位擴(kuò)展 。 因此共需芯片總數(shù)： N/K M/J 第 6章： (1)譯碼和譯碼器 譯碼：將某個特定的 “ 編碼輸入 ” 翻譯為唯一“ 有效輸出 ” 的過程 譯碼電路可以使用 門電路組合邏輯 譯碼電路更多的是采用集成 譯碼器 常用的 2:4譯碼器： 74LS139 常用的 3:8譯碼器： 74LS138 常用的 4:16譯碼器： 74LS154 *第 6章： ⑵ 全譯碼 全譯碼 ： 所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址 ，包括 片內(nèi)譯碼 ： 低位地址線對芯片內(nèi)各存儲單元的譯碼尋址 片選譯碼 ： 高位地址線對存儲芯片的譯碼尋址 采用全譯碼 ， 每個存儲單元的地址都是唯一的 ， 不存在地址重復(fù) 譯碼電路可能比較復(fù)雜 、 連線也較多 示例 *第 6章： ⑶ 部分譯碼 部分譯碼：只有部分高位地址線參與對存儲芯片的 譯碼 。 存儲器芯片同 CPU連接時要注意的問題： 1. 總線驅(qū)動 CPU的總線驅(qū)動能力有限 單向傳送的地址和控制總線 ， 可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動器等來加以鎖存和驅(qū)動 雙向傳送的數(shù)據(jù)總線 ， 可以采用三態(tài)雙向驅(qū)動器來加以驅(qū)動 2. 時序配合 分析存儲器的存取速度是否滿足 CPU總線時序的要求 如果不能滿足： 考慮更換芯片 總線周期中插入等待狀態(tài) TW 切記：時序配合是連接中的難點(diǎn) RAM存儲器與 CPU的連接 圖 613 用 2114芯片組組成 4096 8存儲器 例： 2114(1k*4)與 8088CPU的連接 ,要求組成容量為 2K*8的存儲器 ， 要求地址是連續(xù)的
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1