《半導(dǎo)體存儲(chǔ)器》ppt課件-預(yù)覽頁(yè)
【正文】 大），因此讀“ 1”時(shí)的電壓增量與讀“ 0” 時(shí)的電壓增量相差只有幾百毫伏。 必須配備 “ 讀出再生放大電路 ” 進(jìn)行刷新 每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 DRAM一般采用 “ 位結(jié)構(gòu) ” 存儲(chǔ)體： 每個(gè)存儲(chǔ)單元存放一位 需要 8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元 每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址 行選線 列選線 Q1 Q2 C1 C2 圖 69 動(dòng)態(tài)基本存儲(chǔ)電路 *工作過(guò)程 寫(xiě)入 W=1,Y=1 Q通 D=0 C1放電 寫(xiě)入 0 D=1 C1充電 寫(xiě)入 1 讀出 W=1,Y=1,Q通 C1電荷較多為 1 ,則 C1被放電 ,使 D=1,此后 C1上無(wú)電荷 ,因此動(dòng)態(tài) RAM是破壞性讀出 . 讀出過(guò)程 : 先讀出 ,后寫(xiě)入 *工作過(guò)程 刷新 每隔 2ms必須刷新一次 。 許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣 。 寫(xiě)操作： CS為高， R/W,WE為低，數(shù)據(jù)從系統(tǒng)數(shù)據(jù)總線三態(tài)雙向緩沖器傳送至存儲(chǔ)器中相應(yīng)的基本存儲(chǔ)電路。 第 6章： （ 1） 單譯碼方式 （ 2） 雙譯碼方式 第 6章： 3. 片選和讀寫(xiě)控制邏輯 片選端 CS或 CE 有效時(shí) ， 可以對(duì)該芯片進(jìn)行讀寫(xiě)操作 輸出 OE 輸出開(kāi)放引線段 ,高電平有效 ， 允許芯片內(nèi)數(shù)據(jù)輸出 該控制端對(duì)應(yīng)系統(tǒng)的讀控制線 寫(xiě) WE 寫(xiě)開(kāi)放引線段 ,低電平有效 ， 控制寫(xiě)操作 。 選擇線數(shù)目較多 ， 適用于小容量字結(jié)構(gòu)存儲(chǔ)器 。 存儲(chǔ)芯片中基本存儲(chǔ)電路的排列通常有： N N N 8三種 。 可靠性 可靠性一般是指存儲(chǔ)器抗外界電磁場(chǎng) 、 溫度等因素變化干擾的能力 。第 6章 第 6章 ： 半導(dǎo)體存儲(chǔ)器概述 按速度由快到慢 ， 容量由小到大 ， 存儲(chǔ)器可分為： cpu寄存器 、高速緩沖存儲(chǔ)器 、 主存儲(chǔ)器 、 輔助存儲(chǔ)器 。 應(yīng)在保證速度的前提下盡可能減小功耗 ， 特別是 “ 維持功耗 ” 。 存儲(chǔ)體中的基本電路配置成一定的陣列并進(jìn)行編址 ， 因此也叫存儲(chǔ)矩陣 。譯碼輸出的字選擇線直接選中與地址碼對(duì)應(yīng)的存儲(chǔ)單元 。 選擇線數(shù)目較少 ， 適用于大容量的存儲(chǔ)器 。 2） 讀操作： CS、 OE、 R/W,WE為高，數(shù)據(jù)從基本存儲(chǔ)電路經(jīng)三態(tài)雙向緩沖器傳送至系統(tǒng)數(shù)據(jù)總線。 每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù) 1位 ,由 6個(gè)晶體管組成 。 數(shù)據(jù)以電荷的形式直接存在極間電容上 。 1）讀出信息必須經(jīng)過(guò)靈敏的讀出放大器才能輸出。 3）信息不能長(zhǎng)久保存。 2）在“允許存儲(chǔ)器操作信號(hào)”及“刷新命令”的共同控制下，來(lái)自 CPU或外部電路的刷新行地址計(jì)數(shù)器的信號(hào)選通存儲(chǔ)器的某一行（列信號(hào)處于高阻態(tài)），進(jìn)行刷新。 （ 2） 非同步的刷新方式 。 因此共需芯片總數(shù)： N/K M/J 第 6章： (1)譯碼和譯碼器 譯碼：將某個(gè)特定的 “ 編碼輸入 ” 翻譯為唯一“ 有效輸出 ” 的過(guò)程 譯碼電路可以使用 門(mén)電路組合邏輯 譯碼電路更多的是采用集成 譯碼器 常用的 2:4譯碼器： 74LS139 常用的 3:8譯碼器： 74LS138 常用的 4:16譯碼器： 74LS154 *第 6章： ⑵ 全譯碼 全譯碼 ： 所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址 ，包括 片內(nèi)譯碼 ： 低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址 片選譯碼 ： 高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址 采用全譯碼 ， 每個(gè)存儲(chǔ)單元的地址都是唯一的 ， 不存在地址重復(fù) 譯碼電路可能比較復(fù)雜 、 連線也較多 示例 *第 6章： ⑶ 部分譯碼 部分譯碼：只有部分高位地址線參與對(duì)存儲(chǔ)芯片的 譯碼
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1