半導(dǎo)體存儲(chǔ)器ppt課件(存儲(chǔ)版)
【正文】 RAS：行地址選通信號(hào) CAS：列地址選通信號(hào) WE：寫允許信號(hào) 注： 無(wú) CS片選信號(hào)線 4）三態(tài)雙向緩沖器 動(dòng)態(tài)存儲(chǔ)器芯片舉例 存儲(chǔ)容量為 64K 1 16個(gè) 引腳： 8根地址線 A7～ A0 1根數(shù)據(jù)輸入線 DIN 1根數(shù)據(jù)輸出線 DOUT 行地址選通 RAS* 列地址選通 CAS* 讀寫控制 WE* NC DIN WE* RAS* A0 A2 A1 GND VSS CAS* DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 DRAM芯片 2164 地址鎖存1 2 8 1 2 8存儲(chǔ)矩陣1 2 8 個(gè)讀出再生放大器1 2 8 選1 （1 /2 ）列譯碼1 2 8 讀出再生放大器1 2 8 1 2 8存儲(chǔ)矩陣1 2 8 1 2 8存儲(chǔ)矩陣1 2 8 個(gè)讀出再生放大器1 2 8 選1 （1 /2 ）列譯碼1 2 8 讀出再生放大器1 2 8 1 2 8存儲(chǔ)矩陣1 2 8 選1行譯碼1 2 8 選1行譯碼I/O門（1 / 4 ）輸出緩沖行時(shí)鐘緩沖列時(shí)鐘緩沖輸入緩沖寫允許時(shí)鐘緩沖A 0A 1A 2A 3A 4A 5A 6A 7RASCASWED O UTD IN (b) 2164的內(nèi)部結(jié) 構(gòu) 動(dòng)態(tài) RAM的刷新 注： 1） 刷新按行進(jìn)行 ， 一個(gè)刷新周期（往往與讀 /寫周期相等 ）對(duì)一行的所有基本存儲(chǔ)電路都刷新一遍。 由于 Y=0， 在數(shù)據(jù)線 D不能讀出數(shù)據(jù) 。 第 6章： 靜態(tài) RAM SRAM的基本存儲(chǔ)單元是 觸發(fā)器電路 。 減少芯片內(nèi)的地址譯碼 電路 ， 但速度慢 。 價(jià)格 第 6章： ① 存儲(chǔ)體 存儲(chǔ)器芯片的主要部分 ， 用來(lái)存儲(chǔ)信息 ② 地址譯碼電路 根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元 ③ 片選和讀寫控制邏輯 選中存儲(chǔ)芯片 ， 控制讀寫操作 第 6章： ① 存儲(chǔ)矩陣 （ 存儲(chǔ)體 ） 存儲(chǔ)體是存儲(chǔ) 1或 0信息的電路實(shí)體 ， 它由許多個(gè)存儲(chǔ)單元組成 ， 可存儲(chǔ) 1位 （ 位片結(jié)構(gòu) ） 或多位 （ 字片結(jié)構(gòu) ） 二進(jìn)制數(shù)據(jù) ， 每一位二進(jìn)制數(shù) 需要一個(gè)基本存儲(chǔ)電路 。 本章介紹采用半導(dǎo)體存儲(chǔ)器及其組成主存的方法 CPU CACHE 主存（內(nèi)存） 輔存（外存） 第 6章： 半導(dǎo)體存儲(chǔ)器的分類 按制造工藝分 雙極型存儲(chǔ)器： 速度快 、 集成度低 、 功耗大 MOS型存儲(chǔ)器：速度慢 、 集成度高 、 功耗低 按信息存儲(chǔ)方式分 隨機(jī)存取存儲(chǔ)器 RAM： 可讀可寫 、 斷電丟失 只讀存儲(chǔ)器 ROM：正常只讀 、 斷電不丟失 詳細(xì)分類，請(qǐng)看圖示 半導(dǎo)體 存儲(chǔ)器 只讀存儲(chǔ)器 （ ROM） 隨機(jī)存取存儲(chǔ)器 （ RAM） 靜態(tài) RAM（ SRAM） 動(dòng)態(tài) RAM（ DRAM） 非易失 RAM（ NVRAM） 掩膜式 ROM 一次性可編程 ROM（ PROM） 紫外線擦除可編程 ROM（ EPROM） 電擦除可編程 ROM（ EEPROM） 詳細(xì)展開，注意對(duì)比 第 6章： ⑴ 隨機(jī)存取 存儲(chǔ)器 RAM 組成單元 速度 集成度 應(yīng)用 SRAM 觸發(fā)器 快 低 小容量系統(tǒng) DRAM 極間電容 慢 高 大容量系統(tǒng) NVRAM 帶微型電池 慢 低 小容量非易失 第 6章： ⑵ 只讀存儲(chǔ)器 ROM 掩膜 ROM：信息制作在芯片中 ， 不可更改 PROM：允許一次編
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1