【正文】 9 ~ A0 字?jǐn)U展方式 存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量 ， 也就是擴(kuò)充了 主存儲(chǔ)器地址 范圍 ， 這種擴(kuò)充簡(jiǎn)稱為 “ 地址擴(kuò)展 ” 或“ 字?jǐn)U展 ” 進(jìn)行 “ 地址擴(kuò)充 ” ， 需要利用存儲(chǔ)芯片的 片選端對(duì)多個(gè)存儲(chǔ)芯片 （ 組 ） 進(jìn)行尋址 這個(gè)尋址方法 ， 主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線 相關(guān)聯(lián)來(lái)實(shí)現(xiàn) 用 16K 8的芯片 → 64K 8的存儲(chǔ)器 圖 612 字?jǐn)U充連接方式 字?jǐn)U展 例 用 1K 8的芯片 → 2K 8的存儲(chǔ)器 片選端 D7～ D0 A19～ A10 A9～ A0 A9～ A0 D7～ D0 CE 1K 8 （ 1） A9～ A0 D7～ D0 CE 譯碼器 0000000001 0000000000 1K 8 （ 2） 字位擴(kuò)展 當(dāng)存儲(chǔ)芯片的 位數(shù) 和 單元數(shù) 都不能滿足存儲(chǔ)要求時(shí) ，就要同時(shí)進(jìn)行位擴(kuò)展和字?jǐn)U展 ， 即 字位擴(kuò)展 。 CPU利用刷新周期進(jìn)行刷新操作 ， 刷新周期往往與讀 /寫周期相等 。 SRAM一般采用 “ 字結(jié)構(gòu) ” 存儲(chǔ)矩陣： 每個(gè)存儲(chǔ)單元存放多位 （ 16等 ） 每個(gè)存儲(chǔ)單元具有一個(gè)地址 SRAM 2114 SRAM 6264 * 構(gòu)成 （ 6個(gè) NMOS場(chǎng)效應(yīng)管 ） 圖 65 NMOS靜態(tài)基本存儲(chǔ)電路 工作過(guò)程 ? 讀出 –字線為高電平 ，從位線讀出數(shù)據(jù) 。 示例 存儲(chǔ)容量與地址 、 數(shù)據(jù)線個(gè)數(shù)有關(guān) ： 芯片的存儲(chǔ)容量 (N M) ＝ 存儲(chǔ)單元數(shù) 存儲(chǔ)單元的位數(shù) ＝ 2n M n：芯片的 地址線 根數(shù) M：芯片的 數(shù)據(jù)線 根數(shù) 譯碼器 A5 A4 A3 A2 A1 A0 63 0 1 存儲(chǔ)單元 64個(gè)單元 行譯碼 A2 A1 A0 7 1 0 列譯碼 A3A4A5 0 1 7 64個(gè)單元 單譯碼 雙譯碼 地址譯碼器 單譯碼結(jié)構(gòu) 雙譯碼結(jié)構(gòu) 雙譯碼可簡(jiǎn)化芯片設(shè)計(jì) 主要采用的譯碼結(jié)構(gòu) 對(duì)地址信號(hào)譯碼 ， 有兩種譯碼編址方法 。 價(jià)格 第 6章： ① 存儲(chǔ)體 存儲(chǔ)器芯片的主要部分 ， 用來(lái)存儲(chǔ)信息 ② 地址譯碼電路 根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元 ③ 片選和讀寫控制邏輯 選中存儲(chǔ)芯片 ， 控制讀寫操作 第 6章： ① 存儲(chǔ)矩陣 （ 存儲(chǔ)體 ） 存儲(chǔ)體是存儲(chǔ) 1或 0信息的電路實(shí)體 ， 它由許多個(gè)存儲(chǔ)單元組成 ， 可存儲(chǔ) 1位 （ 位片結(jié)構(gòu) ） 或多位 （ 字片結(jié)構(gòu) ） 二進(jìn)制數(shù)據(jù) ， 每一位二進(jìn)制數(shù) 需要一個(gè)基本存儲(chǔ)電路 。 第 6章： 靜態(tài) RAM SRAM的基本存儲(chǔ)單元是 觸發(fā)器電路 。 3）控制電路 RAS：行地址選通信號(hào) CAS：列地址選通信號(hào) WE：寫允許信號(hào) 注： 無(wú) CS片選信號(hào)線 4）三態(tài)雙向緩沖器 動(dòng)態(tài)存儲(chǔ)器芯片舉例 存儲(chǔ)容量為 64K 1 16個(gè) 引腳： 8根地址線 A7～ A0 1根數(shù)據(jù)輸入線 DIN 1根數(shù)據(jù)輸出線 DOUT 行地址選通 RAS* 列地址選通 CAS* 讀寫控制 WE* NC DIN WE* RAS* A0 A2 A1 GND VSS CAS* DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11