【正文】 （ 2） 非同步的刷新方式 。 數(shù)據(jù)以電荷的形式直接存在極間電容上 。譯碼輸出的字選擇線直接選中與地址碼對(duì)應(yīng)的存儲(chǔ)單元 。 可靠性 可靠性一般是指存儲(chǔ)器抗外界電磁場(chǎng) 、 溫度等因素變化干擾的能力 。 寫(xiě)操作： CS為高， R/W,WE為低，數(shù)據(jù)從系統(tǒng)數(shù)據(jù)總線三態(tài)雙向緩沖器傳送至存儲(chǔ)器中相應(yīng)的基本存儲(chǔ)電路。 因未選通時(shí)，泄漏電流使 C1不斷放電，同時(shí) C1很小，所以存儲(chǔ)電荷的保存時(shí)間很短，通常不超過(guò) 2ms，故必須在 2ms時(shí)間內(nèi)對(duì)存儲(chǔ)信息進(jìn)行周期性再生或刷新。 2114與 8088CPU的連接（最小模式） DB A0? A9 A0? A9 A0? A9 A0? A9 A0? A9 CS CS CS CS WE WE WE WE D3?D0 D7?D4 D7?D4 D3?D0 2114 2114 2114 2114 D7?D0 CPU A19? A10 IO/M 1K 1K WR AB CB 片選譯碼 ? ? ? ? ? 第 6章： 教學(xué)要求 1. 了解各類(lèi)半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn) 2. 熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu) SRAM 211 DRAM 411 EPROM 276 EEPROM 2817A的引腳功能； 4. 掌握存儲(chǔ)芯片與 CPU連接的方法 ， 特別是片選端的處理 習(xí)題 （ 第 232頁(yè) ） 3 。 因 C C1間的電荷重分配破壞了原存信息，讀出后需重寫(xiě) 。低電平進(jìn)行寫(xiě)操作 三態(tài)雙向緩沖器 1）數(shù)據(jù)輸入 /輸出采用三態(tài)雙向緩沖器控制，可方便地與系統(tǒng)數(shù)據(jù)總線相連接。 存取周期愈 短 ， 其存取速度愈 高 功耗 包括 “ 維持功耗 ” 和 “ 操作功耗 ” 。 雙譯碼方式 地址譯碼器有兩個(gè) 。 W=1， Y=0， Q通 每行中所有數(shù)據(jù)位被讀出 ， 并放大和刷新 。 第 6章： RAM存儲(chǔ)容量的擴(kuò)展方法 這是本章的重點(diǎn)內(nèi)容 SRAM、 EPROM與 CPU的連接 譯碼方法同樣適合 I/O端口 第 6章： 存儲(chǔ)芯片數(shù)據(jù)線的處理 若芯片的數(shù)據(jù)線正好 8根： 一次可從芯片中訪問(wèn)到 8位數(shù)據(jù) 全部數(shù)據(jù)線與系統(tǒng)的 8位數(shù)據(jù)總線相連 若芯片的數(shù)據(jù)線不足 8根： 一次不能從一個(gè)芯片中訪問(wèn)到 8位數(shù)據(jù) 利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位 這個(gè)擴(kuò)充方式簡(jiǎn)稱(chēng) “ 位擴(kuò)充 ” 位擴(kuò)展方式 用 16K 1的芯片 → 16K 8的存儲(chǔ)器 圖 611 位擴(kuò)展方式連接方式 2114 （ 1） A9～ A0 I/O4～ I/O1 片選 D3～ D0 D7～ D4 A9～ A0 2114 （ 2） A9～ A0 I/O4～ I/O1 CE CE 多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù) 其它連接都一樣 這些芯片應(yīng)被看作是一個(gè)整體 ， 常被稱(chēng)為 “ 芯片組 ” 例 用 1K 4的芯片 → 1K 8的存儲(chǔ)器 第 6章： 存儲(chǔ)芯片地址線的連接 芯片的地址線通常應(yīng)全部與系統(tǒng)的 低位地址 總線相連 尋址時(shí) ， 這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的 ， 我們稱(chēng)為 “ 片內(nèi)譯碼 ” 第 6章： 片內(nèi)譯碼 A9～ A0 存儲(chǔ)芯片 000H 001H 002H … 3FDH 3FEH 3FFH 全 0 全 1 0000000000 0000000001 0000000010 … 1111111101 1111111110 1111111111 范圍（ 16進(jìn)制 ) A