半導體存儲器ppt課件-文庫吧在線文庫
【正文】 程 ， 此后不可更改 EPROM：用紫外光擦除 ， 擦除后可編程；并允許用戶多次擦除和編程 EEPROM（ E2PROM） ：采用加電方法在線進行擦除和編程 ，也可多次擦寫 Flash Memory（ 閃存 ） ：能夠快速擦寫的 EEPROM， 但只能按塊 （ Block） 擦除 半導體存儲器的性能指標 存儲容量 存儲容量＝ 字數 字長 ＝ N M （ M為 I/O電路數（ 數據線 根數）） 存儲單元數 每單元的存儲位數 N=2n(n為 地址線 根數） 存取速度 一般用最大存取時間或存取周期來描述 。 示例 存儲容量與地址 、 數據線個數有關 ： 芯片的存儲容量 (N M) ＝ 存儲單元數 存儲單元的位數 ＝ 2n M n：芯片的 地址線 根數 M：芯片的 數據線 根數 譯碼器 A5 A4 A3 A2 A1 A0 63 0 1 存儲單元 64個單元 行譯碼 A2 A1 A0 7 1 0 列譯碼 A3A4A5 0 1 7 64個單元 單譯碼 雙譯碼 地址譯碼器 單譯碼結構 雙譯碼結構 雙譯碼可簡化芯片設計 主要采用的譯碼結構 對地址信號譯碼 ， 有兩種譯碼編址方法 。 有效時 ， 數據進入被尋址的單元中 該控制端對應系統(tǒng)的寫控制線 R/W 讀 /寫控制引線端 ,高電平進行讀操作 。 SRAM一般采用 “ 字結構 ” 存儲矩陣： 每個存儲單元存放多位 （ 16等 ） 每個存儲單元具有一個地址 SRAM 2114 SRAM 6264 * 構成 （ 6個 NMOS場效應管 ） 圖 65 NMOS靜態(tài)基本存儲電路 工作過程 ? 讀出 –字線為高電平 ，從位線讀出數據 。 2）破壞性讀出。 CPU利用刷新周期進行刷新操作 ， 刷新周期往往與讀 /寫周期相等 。 存儲器芯片同 CPU連接時要注意的問題： 1. 總線驅動 CPU的總線驅動能力有限 單向傳送的地址和控制總線 ， 可采用三態(tài)鎖存器和三態(tài)單向驅動器等來加以鎖存和驅動 雙向傳送的數據總線 ， 可以采用三態(tài)雙向驅動器來加以驅動 2. 時序配合 分析存儲器的存取速度是否滿足 CPU總線時序的要求 如果不能滿足： 考慮更換芯片 總線周期中插入等待狀態(tài) TW 切記：時序配合是連接中的難點 RAM存儲器與 CPU的連接 圖 613 用 2114芯片組組成 4096 8存儲器 例： 2114(1k*4)與 8088CPU的連接 ,要求組成容量為 2K*8的存儲器 ， 要求地址是連續(xù)的 。 第 6章： RAM存儲容量的擴展方法 這是本章的重點內容 SRAM、 EPROM與 CPU的連接 譯碼方法同樣適合 I/O端口 第 6章： 存儲芯片數據線的處理 若芯片的數據線正好 8根： 一次可從芯片中訪問到 8位數據 全部數據線與系統(tǒng)的 8位數據總線相連 若芯片的數據線不足 8根： 一次不能從一個芯片中訪問到 8位數據 利用多個芯片擴充數據位 這個擴充方式簡稱 “ 位擴充 ” 位擴展方式 用 16K 1的芯片 → 16K 8的存儲器 圖 611 位擴展方式連接方式 2114 （ 1） A9～ A0 I/O4～ I/O1 片選 D3～ D0 D7～ D4
教學課件相關推薦
鄂ICP備17016276號-1