半導體存儲器ppt課件(2)-閱讀頁
2025-05-21 12:44本頁面
【正文】 2 GND —— —— —— —— —— —— —— —— —— —— —— —— VCC A8 A9 VPP OE A10 CE O 7 O 6 O 5 O 4 O 3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 返回本節(jié) 第 7章 半導體存儲器 電可擦可編程 ROM(EEROM) 1． Intel 2817的基本特點 圖715 2817A引腳 R/BNC A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND ︰ —— —— —— —— —— —— —— —— —— —— —— —— —— —— VCC WE NC A8 A9 NC OE A10 CE D7 D6 D5 D4 D3 1 28 2 27 3 26 4 25 5 24 6 23 7 22 8 21 9 20 10 19 11 18 12 17 13 16 14 15 第 7章 半導體存儲器 2． Intel 2817的工作方式 表 72 Intel 2817的工作方式 返回本節(jié) 第 7章 半導體存儲器 CPU與存儲器的連接 ? CPU與存儲器的連接時應注意的問題 ? 存儲器片選信號的產(chǎn)生方式和譯碼電路 ? CPU（ 8088系列）與存儲器的連接 返回本章首頁 第 7章 半導體存儲器 CPU與存儲器的連接時應注意的問題 1． CPU總線的帶負載能力 2． 存儲器的組織 、 地址分配與片選問題 3． CPU的時序與存儲器的存取速度之間的配合 返回本節(jié) 第 7章 半導體存儲器 存儲器片選信號的產(chǎn)生方式和譯碼電路 1．片選信號的產(chǎn)生方式 （ 1） 線選方式 （ 線選法 ） （ 2） 局部譯碼選擇方式 （ 部分譯碼法 ） （ 3） 全局譯碼選擇方式 （ 全譯碼法 ） 第 7章 半導體存儲器 2．存儲地址譯碼電路 74LS138經(jīng)常用來作為存儲器的譯碼電路。 （ 2） 構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量 。 第 7章 半導體存儲器 圖 717 用 1024 1位的芯片組成 1K RAM的方框圖 A0 ︰ ︰ A9 D0 ︰ ︰ ︰ D7 8 I/O 7 I/O 6 I/O 5 I/O 4 I/O 3 I/O 2 I/O 1 1024 1 I/O 地址線 數(shù)據(jù)線 第 7章 半導體存儲器 圖 718 用 256 4位的芯片組成 1K RAM的方框圖 A8A9A0︰︰A7D0︰︰︰D7地址線數(shù)據(jù)線A 0 C E 4 I / OA 0 C E 3256 4A 7 I / OA 0 C E 6 I / OA 0 C E 5256 4A 7 I / OA 0 C E 8 I / OA 0 C E 7256 4A 7 I / OA 0 C E 2 I / OA 0 C E 1256 4A 7 I / O譯碼器第 7章 半導體存儲器 2． 4KB RAM的連接 （ 1） 計算出所需的芯片數(shù) （ 2） 構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量 （ 3） 控制線 ， 數(shù)據(jù)線 ， 地址線的連接：有線選方式 、 局部譯碼選擇方式和全局譯碼選擇方式之分 。 片選譯碼電路用來產(chǎn)生和以及控制地址多路器的選通 。 它在復位時 ， 啟動地址為FFFF0H， 在此安裝一個跳轉(zhuǎn)指令 ， 進入上電自檢和自舉程序 。 第 7章 半導體存儲器 （ 3） 保護：第一是保護操作系統(tǒng)的存儲段和其專用處理寄存器不被應用程序所破壞；第二是為每一個任務分配不同的虛地址空間 ， 從而使不同任務之間完全隔離 ， 實現(xiàn)任務的保護 。 第 7章 半導體存儲器 3．虛擬 8086方式 支持存儲管理、保護及多任務環(huán)境中執(zhí)行 8086程序，創(chuàng)建一個在虛擬 8086方式下執(zhí)行 8086程序的任務，可以使 CPU同時執(zhí)行三個任務：以 32位虛地址保護方式執(zhí)行第一個任務的 80386程序；以 16位虛地址保護方式執(zhí)行第二個任務的 80286程序；以虛擬8086方式執(zhí)行第三個任務的 8086程序。 之后 ， 當 CPU再次訪問這一區(qū)域時 ，CPU就可以直接訪問高速緩存區(qū) ， 而不需要再去訪問低速主存儲器 。 高速緩存器設計的目標就是使 CPU訪問盡可能在高速緩存器中進行
教學課件相關(guān)推薦
鄂ICP備17016276號-1