ch51半導(dǎo)體存儲(chǔ)器和pld-在線瀏覽
2025-02-02 08:07本頁(yè)面
【正文】 線k 條 字 線 ??????????????????CABABCCBAYCBACBAABCYCBACBAABCBAABCY210例：用 PLA實(shí)現(xiàn)邏輯函數(shù) CBA CBA CBAABC可 編 程連 接 P1P2P3P4P5≥ 1Y0≥ 1Y1≥ 1Y2 PAL（ Programmable Array Logic） PAL的與陣列可編程，或陣列是固定的。 AB CICIBACIBACIBAS ???? ACIBCIABCO ??? ≥ 1= 1I /OABS? ? 65410, mmmmmCBAF ?????? ? 732, mmmCBAF ???帶異或門的 PAL結(jié)構(gòu) m2 m3 m7 F(A,B,C) F(A,B,C) =1 0 當(dāng) EN為 0時(shí)，三態(tài)緩沖器輸出為高阻態(tài)，對(duì)應(yīng)的 I／ O引腳作為輸入使用； 當(dāng) EN為 1時(shí)，三態(tài)緩沖器處于工作狀態(tài)，對(duì)應(yīng)的 I／ O引腳作為輸出使用。 EN 寄存器型輸出結(jié)構(gòu) PAL 適合于實(shí)現(xiàn)計(jì)數(shù)器、移位寄存器等時(shí)序邏輯電路 ? 陣列容量較小， 片內(nèi)觸發(fā)器資源不足 ,不能適用于規(guī)模較大的數(shù)字電路。 ? 編程下載必須將芯片插入專用設(shè)備，使得編程不夠方便，設(shè)計(jì)人員 企盼提供一種更加直捷、不必拔插待編程芯片就可下載的編程技術(shù)。 自從 90年代初 Lattice公司高性能的具有在系統(tǒng)可編程 ISP(In System Programmable)功能的 CPLD以來(lái) ， CPLD獲得了迅速發(fā)展。 基于 E2PROM工藝， ； 支持在系統(tǒng)編程（ In System Programmable， ISP）技術(shù)； 多電壓 I/O接口，可以與 5V器件接。 I / O控 制 塊L A B A2 ~ 1 6 I / O宏 單 元1 ~ 1 62 ~ 1 66 ~ 1 03 61 62 ~ 1 6可編程內(nèi)連陣列I N P U T / G C L K 1I N P U T / O E / G C L K 2I N P U T / O E 1I N P U T / G C L R n6 ~ 1 0 根 輸 出 使 能 信 號(hào)I / O控 制 塊L A B C2 ~ 1 6 I / O宏 單 元3 3 ~ 4 82 ~ 1 66 ~ 1 03 61 62 ~ 1 6I / O控 制 塊L A B B2 ~ 1 6 I / O宏 單 元1 7 ~ 3 22 ~ 1 66 ~ 1 03 61 62 ~ 1 66 ~ 1 0 根 輸 出 使 能 信 號(hào)I / O控 制 塊L A B D2 ~ 1 6 I / O宏 單 元4 9 ~ 6 42 ~ 1 66 ~ 1 03 61 62 ~ 1 6 乘 積 項(xiàng)選 擇矩 陣乘 積 項(xiàng) 邏 輯 陣 列來(lái) 自 P I A 的3 6 個(gè) 信 號(hào)V C CDE N AC L R NP R NQ通 往 P I A全 局清 零全 局時(shí) 鐘通 往 I / O模 塊并 聯(lián)擴(kuò) 展 項(xiàng)共 享擴(kuò) 展 項(xiàng)≥ 1= 1清 除選 擇時(shí) 鐘 / 使 能選 擇觸 發(fā) 器旁 路2可 編 程觸 發(fā) 器 X與陣列≥ 1≥ 1≥ 1F FF FYD0D1Q0Q1宏 單 元Y1C P1 DC 1XF F01 DC 1F F1Q0Q101≥ 1= 1Q0Q1Q10Q串行數(shù)據(jù)檢測(cè)電路 CPLD實(shí)現(xiàn) 通過在可編程連線陣上布線，將不同的 LAB相互連接，構(gòu)成所需邏輯。 MAX3000A的 PIA具有固定延時(shí)，從而消除了信號(hào)之間的延遲偏移，使時(shí)間性能更容易預(yù)測(cè)。 主流芯片 Altera 公司： Cyclone系列， CycloneII系列 ， CycloneIII系列 Cyclon
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1