第八章半導(dǎo)體存儲(chǔ)器教學(xué)目的：1只讀存儲(chǔ)器(rom)電路結(jié)構(gòu)及特點(diǎn)。2-在線瀏覽
2024-11-08 15:37本頁面
【正文】 能如下： A0～ A12： 13根地址線； D0～ D7 ： 8根三態(tài)數(shù)據(jù)總線； CE ：片選信號(hào)輸入線，低電平有效； OE ：讀選通信號(hào)輸入線，低電平有效； PGM ：編程 脈沖輸入線； VPP：編程電源輸入線； VCC ：主電源輸入線，一般為 +5V； GND：線路地。 表 EPROM2764 的操作方式 操作方式 控 制 輸 入 功 能 CE OE PGM PPV CCV 編程寫入 0 1 0 25v 5v D0～ D7上的內(nèi)容存入對應(yīng)的單元 讀出數(shù)據(jù) 0 0 1 5v 5v A0～ A12 對應(yīng)單元的內(nèi)容輸出 低功能維持 1 5v 5v D0～ D7 成高阻態(tài) 編程校驗(yàn) 0 0 1 25v 5v 數(shù)據(jù)讀出 編程禁止 1 25v 5v D0～ D7 成高阻態(tài) 2． EPROM的應(yīng)用 存儲(chǔ)器可以用來存放二進(jìn)制信息，也可以實(shí)現(xiàn)代碼的轉(zhuǎn)換、函數(shù)運(yùn)算、時(shí)序控制以及實(shí)現(xiàn)各種波形的信號(hào)發(fā)生器等 。 ROM可以用來實(shí)現(xiàn)各種組合邏輯函數(shù)。具體實(shí)現(xiàn)方法是： 如圖 所示，把 ROM中的 n位地址端作為邏輯函數(shù)的輸入變量，則 ROM的 n位地址譯碼器的輸出，是由輸入變量組成的 2n個(gè)最小項(xiàng) ,即實(shí)現(xiàn)了邏輯變量的“與”運(yùn)算； ROM中的存儲(chǔ)矩陣 是把有關(guān)的最小項(xiàng)相或后輸出， 實(shí)現(xiàn)了最小項(xiàng)的或運(yùn)算，即形成了各個(gè)邏輯函數(shù)；與陣列中的垂直線代表與邏輯，交叉圓點(diǎn)代表與邏輯的輸入變量；或陣列中的水平線代表或邏輯，交叉圓點(diǎn)代表字線輸入。 例 用 PROM組成一個(gè)碼制變換器，把 8421BCD碼轉(zhuǎn)換成格雷碼，如表 。按表 矩陣進(jìn)行編程，燒斷 與“ 0”對應(yīng)的單元中的熔絲。據(jù)此方法可將表 PROM編程圖來表示。 amp。 amp。 amp。 amp。實(shí)現(xiàn)方法非常簡單，只要將該函數(shù)的真值表列出，使其有關(guān)的最小項(xiàng)相或，即可直 接畫出存儲(chǔ)矩陣的編程圖。它也是用于存放二進(jìn)制信息，如數(shù)據(jù)、程序指令和運(yùn)算的中間結(jié)果。它有四種輸入信號(hào)：地址輸入、讀寫輸入、數(shù)據(jù)輸入輸出。 amp。 amp。 W 0 W 1 W 2 W 3 W 4 amp。 W 6 amp。 W 8 amp。 G3 輸出緩沖器 G2 G1 G0 圖 RAM 結(jié)構(gòu)示意圖 存儲(chǔ)矩陣也是由一些存儲(chǔ)單元排列而成，是一個(gè) n行 m列矩陣列，它是存儲(chǔ)器的主體。例如，一個(gè)容量為 256 4（ 256個(gè)字，每個(gè)字 4位）的 圖 RAM 存儲(chǔ)矩陣 存儲(chǔ)器，共有 1024個(gè)存儲(chǔ)單元，這些單元可排成如圖 32行 32列的矩陣。 二、 地址譯碼器 每片 RAM由若干個(gè)字組成，每個(gè)字由若干位組成，通常信息的讀寫是以字為單位進(jìn)行的。地址的選擇是通過地址譯碼器來實(shí)現(xiàn)的。例如，上述的 256 4RAM的存儲(chǔ)矩陣中，256個(gè)字需要用 8根地址線（ A7～ A0）來加以區(qū)分（ 28=256）。只有被行選擇線和列選擇線同時(shí)選中的單元，才能被訪問。 三 、 讀 /寫與片選控制 存儲(chǔ)矩 陣 （若干單元） 輸入 /輸出 A0 A1 Ai An1 Ai+1 列地址譯碼器 32 根行選擇線Y0Y1Y7X0X1X2X3X31……8 根列選擇線讀寫控制電路用于對電路的工作狀態(tài)進(jìn)行控制。 在系統(tǒng)中， RAM一般由多片組成，系統(tǒng)每次讀寫時(shí)，只能選中其中的一片（或幾片）進(jìn)行讀寫，因此每片 RAM均需有片 選信號(hào)線 CS ，當(dāng) CS ＝ 0時(shí)， RAM為正常工作狀態(tài)；當(dāng) CS＝ 1時(shí)，所有的輸入 /輸出端都為高阻態(tài)， RAM不能進(jìn)行讀 /寫操作。不同 RAM的基本電路結(jié)構(gòu)都類似。 1． 靜態(tài)存儲(chǔ)單元 CMOS型存儲(chǔ)單元因功耗低、集成度高多被采用。圖中 CMOS反相器 V1， V2和 V3， V4交叉耦合組成了基本 RS觸發(fā)器，用于存儲(chǔ)一位二進(jìn)制信息。 V5， V6管是受行選擇線 Xi控制的門控管，控制觸發(fā)器與位線的接通與斷開。上述 6只 MOS管構(gòu)成了一個(gè)靜態(tài)存儲(chǔ)單元，故稱為六管靜態(tài)存儲(chǔ)單元。 2． 動(dòng)態(tài)存儲(chǔ)單元 DRAM RAM動(dòng)態(tài)存儲(chǔ)單元由 MOS管的柵極電容 C和門控管組成，利用 MOS管柵極電容的暫存作用來存儲(chǔ)信息的，電容 C上電壓為“高”，表示存儲(chǔ)了數(shù)據(jù)“ 1”，電容上電壓為“低”時(shí)，Xi（行選擇線） 存儲(chǔ)單元位線數(shù)據(jù)線DD位線Yj列選擇線Vj V jV3V1V2V4V6VggVddV5′圖 六管 CMOS 靜態(tài)存儲(chǔ)單元 表示存儲(chǔ)了數(shù)據(jù)“ 0”。因此， DRAM工作時(shí)必須要有刷新控制電路，操作比較復(fù)雜。 動(dòng)態(tài)存儲(chǔ)單元電路有 4管電路、 3管電路和單管電路， 4管電路和 3管電路外圍控制電路比較簡單，讀出信號(hào)比較大，但電路結(jié)構(gòu)復(fù)雜，不利于提高集成度。 2116是單片 16K 1位動(dòng)態(tài)存儲(chǔ)器，是典型的單管動(dòng) 態(tài)存儲(chǔ)芯片。 5V三組電源供電，輸入輸出邏輯電平與TTL電路兼容。它由一只 N溝道增強(qiáng)型 MOS管 VT和一個(gè)電容 CS組成。在進(jìn)行寫操作時(shí)，先要選中該單元，即字線給出高電平，使 T導(dǎo)通，將位線上的數(shù)據(jù)經(jīng)過 T被存入電容 CS中。 在進(jìn)行讀操作時(shí)，字線同樣給出高電平，使 T導(dǎo)通。但這種讀出是一種破壞性讀出。另外，因?yàn)閷?shí)際的存儲(chǔ)電路中位線上總是同時(shí)接有很多存儲(chǔ)單元，故 CA的容量遠(yuǎn)遠(yuǎn)大于 CS的容量，使輸出到數(shù)據(jù)線上的電壓 uCA很小： CSAS SCA uCC Cu ?? uCA一般只有約 ， CS上的電壓也只剩下 ，因此需要在電路中設(shè)置一個(gè)靈敏的恢復(fù) /讀出放大器，一方面將讀出信號(hào)加以放大，另一方面將存儲(chǔ)單元里原先存儲(chǔ)的信號(hào)恢復(fù)。 五、存儲(chǔ)容量的 擴(kuò)展 1．集成 RAM 常用靜態(tài) RAM芯片有 2114A（ 1K 4）、 2116（ 16K 1）、 6116（ 2K 8）、 6264（ 8K 8）等。 （ 1） 2114A芯片 2114A是一個(gè) 1024 4位靜態(tài) RAM（即有 1K 個(gè)字，每個(gè)字 4位），它的 4096個(gè)存儲(chǔ)單元排列成 64行 64列的矩陣。其結(jié)構(gòu)框圖如圖 。CS 為片選控制信號(hào)。當(dāng) CS ＝＝ 1時(shí)， 讀 /寫控制電路處于禁止態(tài)，不能對芯片進(jìn)行讀 /寫操作。圖中 A0～ A10是 11條地址輸入線， D0～ D7是數(shù)據(jù)輸入 /輸出端。電路采用標(biāo)準(zhǔn)的 24腳雙列直插式封裝，電源電壓為 +5V，輸入、輸出電平與 TTL兼容。 讀出方式 當(dāng) CS =0， OE =0， WE =1時(shí)， A0～ A10相應(yīng)單元的內(nèi)容輸出到數(shù)據(jù)線 D0～ D7。 Y0 Y1 ? ? Y15 列地址譯碼器 A0 A1 A2 A9 CS R/W I/01 I/02 I/03 I/04 X0X1 ┆┆ X63 存 儲(chǔ) 矩 陣 A3A4A5A6A7A8 6116101 2 3 4 5 6 7 8 9 11 121324 24 23 22 21 20 19 18 17 16 15 14VCCA8A9WE OE A10CE D7D6D5D4D3G N DD2D1D0A1A2A3A4A5A6A7A0611 6264和 62256的
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1