【正文】 4～ A0作為行譯碼輸入，產(chǎn)生 25=32根行選擇線，地址碼的高 3位 A7～ A5用于列譯碼 ，產(chǎn)生 23=8根列選擇線。按工作原理分類， RAM的存儲單元可分為靜態(tài)存儲單元和動態(tài)存儲單元。注意，列線 Yj的列控制門 Vj,Vj屬列內(nèi)各單元公用，不需要計入存儲單元的器件數(shù)目。采用雙列直插 16腳封裝，+12V和177。這時 CS經(jīng) T向位線上的電容 CA充電，使 uCA上升到高電平，位線上獲得高電平，讀出數(shù)據(jù)“ 1”。芯片為雙列直插 18腳封裝，采用單一 +5V電源，全部電平和位線 字線 T CA CS TTL電路兼容。顯然， 6116可存儲的字數(shù)為 211=2048（ 2K），字長為 8位，其容量為 2048字 8位 /字 =16384位； CE 為片選端，低電平有效； OE 為輸出使能端，低電平有效； WE 為讀 /寫控制端。 表 611 6264 和 62256 的操作控制 CE OE WE D0～ D7 讀 VIL VIL VIH 數(shù)據(jù)輸出 寫 VIL VIH VIL 數(shù)據(jù)輸入 維持 VIH 任意 任意 高 阻 態(tài) 2． RAM 的擴展 一片 RAM的存儲容量是一定的。 解：即將 1024 4擴展為 1024 16，需要 1024 4RAM的片數(shù)為 ? ?片＝＝一片存儲量 總存儲量 441024 161024 ???N 只要把 4片 RAM的地址線并聯(lián)在一起 , WR 線 并聯(lián)在一起 ,片選 CS 線也并聯(lián)在一起 , 每片 RAM的 I/O端并行輸出到 1024 16存儲器的 I/O端作為數(shù)據(jù)線 I/O0～ I/O3，即實現(xiàn)了位擴展，其擴展連接圖如圖 。 例 試用 256 4存儲器擴展成 1024 4存儲器。 PLD是 20世紀 80 年代發(fā)展起來的一種標準化、通用的可編程的數(shù)字邏輯電路，集門電路、觸發(fā)器、多路選擇開關(guān)、三態(tài)門等器件于一身。 4． 靜態(tài)存儲器 (SRAM)的編程元件。輸出電路視器件的不同而異，一般有固定輸出和可組態(tài)輸出兩種。 3． PLA（ Programmable Logic Array）結(jié)構(gòu) 在 ROM中，與陣列是全譯碼方式，對于大多數(shù)邏輯函數(shù)而言，并不需要使用輸入變量的全部乘積項，當函數(shù)包含較多的約束項時，許多乘積項是不可能出現(xiàn)的。amp。amp。 本章小結(jié) 存儲器是現(xiàn)代數(shù)字系統(tǒng)中重要的組成部分，它是由許多存儲單元組成的，每個存儲單元可以存儲一位二值邏輯（二進制數(shù) 0或 1）。可以隨時、快速地讀或?qū)憯?shù)據(jù)，但其存儲的信息隨電源斷電而消失，是一種易失性的讀寫存儲器，因此多用于需要頻繁更換數(shù)據(jù)的場合。 。常見的有固定 ROM、 PROM、 EPROM、 EEPROM等，而可編程只讀存儲器 EPROM、 EEPROM更為常見，但可編程 ROM要用專用編程器進行編程。上述 4結(jié)構(gòu)的分類列于表 。amp。 圖 圖 PLA 結(jié)構(gòu) 圖 用 PLA 實現(xiàn)函數(shù) 例 用 PLA實現(xiàn)函數(shù) A B CCBACBACBAY ????1BCCABAY ???2P 0 P 1 P 2 P 3 P 4 P 5 P 6 Y1 A A B B C C Y2 I2或陣列( 可編程)amp。 圖 PROM 結(jié)構(gòu) 圖 PROM結(jié)構(gòu) 與陣列為全譯碼方式，輸出為 n個輸入變量可能組合的全部最小項，即 2n個最小項；或陣列是可編程的，由用戶編程。 PLD的基本結(jié)構(gòu)框圖如圖 。 2． 紫外線擦除、電 可編程的 EPROM(UVE PROM)即 VUCMOS工藝結(jié)構(gòu)。前面章節(jié)介紹的電路均為通用型數(shù)字電路，它們有很強的通用性，但邏輯功能簡單且固定不變。若字數(shù)擴展 N倍，則相應(yīng)增加 n（ Nn?2 ） 位高位地址線，可以通過外加譯碼器控制芯片的片選輸入端 CS 來實現(xiàn)。下面用一個具體的例子說明位擴展的過程。操作控制列于表 。 （ 2） 6116芯片 6116是一種典型的 CMOS靜態(tài) RAM,其引腳如圖 。下面簡單介紹常用的 2114A芯片和 6116芯片。 圖 寫入數(shù)據(jù)為 1還是為 0和數(shù)據(jù)線的高低電平相對應(yīng)。單管電路存儲單元的結(jié)構(gòu)最簡單，只用一個 MOS管和一個電容器組成，集成度高，常用于大容量的動態(tài)隨機存取存儲器中。 Xi＝ 0時，V5， V6管均截止，存儲的狀態(tài)保持不變； Xi＝ 1時， V5， V6管均導(dǎo)通，存儲的狀態(tài) , 就輸出到位線 AA, 上了，即存儲器的數(shù)據(jù)就 被讀出了。 四、 RAM 的存儲單元 RAM的核心元件是存儲矩陣中的存儲單元。在存儲器中，通常將輸入地址譯碼器分為行地址譯碼器和列地址譯碼器兩部分，給定地址碼后，行地址譯碼器輸出線（即字線）中有一條有效，選中該行的存儲單元，同時，列地址譯碼器輸出線（即位線）中也有一條有效，選中一列或 n列的存儲單元，字線和位線的交叉點處的單元即被選中。 W 9 W15 amp。 amp。 W4 W3 W2 W1 W0 W5 W6 W7 ≥ 1 ≥ 1 ≥ 1 圖 例題 的邏輯圖 0 1 0 0 0 1 1 0 W4 0 1 0 1 0 1 1 1 W5 0 1 1 0 0 1 0 1 W6 0 1 1 1 0 1 0 0 W7 1 0 0 0 1 1 0 0 W8 1 0 0 1 1 1 0 1 W9 圖 ROM 實現(xiàn)碼制轉(zhuǎn)換 從上述例子看出，用 PROM能夠?qū)崿F(xiàn)任何與或標準式的組合邏輯函數(shù)。 表 8421BCD 碼轉(zhuǎn)換成格雷碼 8421 BCD 碼 輸 入 格 雷 碼 輸 出 存儲器 B3 B2 B1 B0 G3 G2 G1 G0 W 0 0 0 0 0 0 0 0 W0 0 0 0 1 0 0 0 1 W1 0 0 1 0 0 0 1 1 W2 0 0 1 1 0 0 1 0 W3 Y3 Y2 Y1 A B C 2 amp。因為 ROM的地址譯碼器是一個與陣列，存 儲矩陣是可編程或陣列，所以很方便用來實現(xiàn)與 — 或形式的邏輯函數(shù)。 2764是一個 28腳雙列直插封裝的紫外線可擦除可編程 ROM集成電路?？筛膶?ROM有紫外線可擦除 EPROM、電擦除 E2PROM和快閃存儲器三種類型。但 PROM的缺點是只能寫入一次數(shù)據(jù)，且一經(jīng)寫入就不能再更改 了。所以輸出 D3D2D1D0=0110，根據(jù)圖 的二極管存儲矩陣，可列出全部地址所對應(yīng)存儲單元內(nèi)容的真值表，如表 。 2． 只讀 存儲器的工作原理 ROM是一種編碼器，有 N個輸入端（字線）， M個輸出端（位線），其輸入地址碼和輸出數(shù)據(jù)間的關(guān)系是固定不變的，給一個地址碼就輸出一個相應(yīng)的數(shù)據(jù)。 一、固定 ROM結(jié)構(gòu)及基本原理 1．電路 結(jié)構(gòu) 圖 ROM的原理結(jié)構(gòu)框圖。 教學(xué)重點： 1． 存儲器的種類和各自的特點 2. ROM電路的組成和工作原理 、工作原理和主要控制端的功能 用存儲器設(shè)計組合邏輯電路的原理和方法 教學(xué)難點 : ROM存儲單元讀寫方法稍顯繁瑣 RAM電路的工作原理 和主要控制端的功能有一些難度 用存儲器實現(xiàn)組合邏輯函數(shù) 教學(xué)方法： 理論教學(xué) 啟發(fā)式教學(xué) 教學(xué)學(xué)時： 6 學(xué)時