【正文】 +5V，輸入、輸出電平與 TTL兼容。 (2) 字?jǐn)U展 當(dāng)單片存儲(chǔ)器的數(shù)據(jù)位數(shù)滿足要求而它的字?jǐn)?shù)達(dá)不到要求時(shí)，就要進(jìn)行字?jǐn)U展。 PLD可以根據(jù)邏輯要求由用戶設(shè)定輸入與輸出之間的關(guān)系，也就是說 PLD是一種可以由用戶配置某種邏輯功能的器件。 在分析 PLD結(jié)構(gòu)之前，先將描述 PLD基本結(jié)構(gòu)的有關(guān)邏輯約定說明如下。amp。主要分為 RAM和 ROM兩大類。 BCPCAPBAPA B CPCBAPCBAPCBAP ??????? 6543210 ,可編程邏輯器件 PLD的出現(xiàn)，使數(shù)字系統(tǒng)的設(shè)計(jì)過程和電路結(jié)構(gòu)都大大簡化，同時(shí)也使電路的可靠性得到提高。 還有 GAL(Generic Array Logic)結(jié)構(gòu)； 現(xiàn)場可編程門陣列 FPGA結(jié)構(gòu)； PAL結(jié)構(gòu)等。圖 PLA結(jié)構(gòu)。 PLD的每個(gè)輸出都是輸入“乘積和”的函數(shù)。 表 常用 RAM 芯片 型號(hào) 6116 61C16 6264 62C64 62256 62C256 62020 62C010 HM628128 容量 2K 8 8K 8 32K 8 128K 8 引線 24 28 28 32 第四節(jié) 可編程邏輯陣列及應(yīng)用 一、 概述 數(shù)字電路有通用型和專用型兩大類。擴(kuò)展位數(shù)，只需把幾片位數(shù)相同的 RAM芯片地址線共用，讓它們共用地址碼，讀 /寫控制線 R/W 線共用，各位的片選信號(hào)線也共用，每個(gè) RAM的 I/O端并行輸出，就可以實(shí)現(xiàn)了位擴(kuò)展。當(dāng) CS ＝＝ 1時(shí)， 讀 /寫控制電路處于禁止態(tài)，不能對芯片進(jìn)行讀 /寫操作。在進(jìn)行寫操作時(shí)，先要選中該單元，即字線給出高電平，使 T導(dǎo)通，將位線上的數(shù)據(jù)經(jīng)過 T被存入電容 CS中。 V5， V6管是受行選擇線 Xi控制的門控管，控制觸發(fā)器與位線的接通與斷開。地址的選擇是通過地址譯碼器來實(shí)現(xiàn)的。 amp。據(jù)此方法可將表 PROM編程圖來表示。 表 EPROM 2716 的操作方式 操作方式 控 制 輸 入 功 能 PGMCS OE PPV CCV 讀 0 0 5v 5v 數(shù)據(jù)輸出 維持 1 5v 5v 高阻態(tài) 編程 1 1 25v 5v 數(shù)據(jù)輸入 編程校驗(yàn) 0 0 25v 5v 數(shù)據(jù)輸出 編程禁止 0 1 25v 5v 高阻態(tài) Wi EC Yi 下面簡要介紹常用的可編程 EPROM2764集成電路。 二、 可編程只讀存儲(chǔ)器（ Programmable ReadOnly Memory，簡稱 PROM）： 可編程只讀存儲(chǔ)器 是可由用戶直接向芯片寫入信息的存儲(chǔ)器， PROM是在固定 ROM的基礎(chǔ)上發(fā)展而來的。下面主要以二極管掩膜 ROM為例介紹 ROM的結(jié)構(gòu)和工作原理。 和 RAM 集成芯片的功能。 一、固定 ROM結(jié)構(gòu)及基本原理 1．電路 結(jié)構(gòu) 圖 ROM的原理結(jié)構(gòu)框圖。所以輸出 D3D2D1D0=0110，根據(jù)圖 的二極管存儲(chǔ)矩陣，可列出全部地址所對應(yīng)存儲(chǔ)單元內(nèi)容的真值表，如表 ?？筛膶?ROM有紫外線可擦除 EPROM、電擦除 E2PROM和快閃存儲(chǔ)器三種類型。因?yàn)?ROM的地址譯碼器是一個(gè)與陣列，存 儲(chǔ)矩陣是可編程或陣列，所以很方便用來實(shí)現(xiàn)與 — 或形式的邏輯函數(shù)。 W4 W3 W2 W1 W0 W5 W6 W7 ≥ 1 ≥ 1 ≥ 1 圖 例題 的邏輯圖 0 1 0 0 0 1 1 0 W4 0 1 0 1 0 1 1 1 W5 0 1 1 0 0 1 0 1 W6 0 1 1 1 0 1 0 0 W7 1 0 0 0 1 1 0 0 W8 1 0 0 1 1 1 0 1 W9 圖 ROM 實(shí)現(xiàn)碼制轉(zhuǎn)換 從上述例子看出，用 PROM能夠?qū)崿F(xiàn)任何與或標(biāo)準(zhǔn)式的組合邏輯函數(shù)。 W 9 W15 amp。 四、 RAM 的存儲(chǔ)單元 RAM的核心元件是存儲(chǔ)矩陣中的存儲(chǔ)單元。單管電路存儲(chǔ)單元的結(jié)構(gòu)最簡單，只用一個(gè) MOS管和一個(gè)電容器組成，集成度高，常用于大容量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中。下面簡單介紹常用的 2114A芯片和 6116芯片。操作控制列于表 。若字?jǐn)?shù)擴(kuò)展 N倍，則相應(yīng)增加 n（ Nn?2 ） 位高位地址線，可以通過外加譯碼器控制芯片的片選輸入端 CS 來實(shí)現(xiàn)。 2． 紫外線擦除、電 可編程的 EPROM(UVE PROM)即 VUCMOS工藝結(jié)構(gòu)。 圖 PROM 結(jié)構(gòu) 圖 PROM結(jié)構(gòu) 與陣列為全譯碼方式，輸出為 n個(gè)輸入變量可能組合的全部最小項(xiàng)，即 2n個(gè)最小項(xiàng)；或陣列是可編程的，由用戶編程。amp。常見的有固定 ROM、 PROM、 EPROM、 EEPROM等，而可編程只讀存儲(chǔ)器 EPROM、 EEPROM更為常見，但可編程 ROM要用專用編程器進(jìn)行編程?？梢噪S時(shí)、快速地讀或?qū)憯?shù)據(jù)，但其存儲(chǔ)的信息隨電源斷電而消失，是一種易失性的讀寫存儲(chǔ)器，因此多用于需要頻繁更換數(shù)據(jù)的場合。amp。 3． PLA（ Programmable Logic Array）結(jié)構(gòu) 在 ROM中，與陣列是全譯碼方式，對于大多數(shù)邏輯函數(shù)而言，并不需要使用輸入變量的全部乘積項(xiàng)，當(dāng)函數(shù)包含較多的約束項(xiàng)時(shí)，許多乘積項(xiàng)是不可能出現(xiàn)的。 4． 靜態(tài)存儲(chǔ)器 (SRAM)的編程元件。 例 試用 256 4存儲(chǔ)器擴(kuò)展成 1024 4存儲(chǔ)器。 表 611 6264 和 62256 的操作控制 CE OE WE D0～ D7 讀 VIL VIL VIH 數(shù)據(jù)輸出 寫 VIL VIH VIL 數(shù)據(jù)輸入 維持 VIH 任意 任意 高 阻 態(tài) 2． RAM 的擴(kuò)展 一片 RAM的存儲(chǔ)容量是一定的。芯片為雙列直插 18腳封裝，采用單一 +5V電源，全部電平和位線 字線 T CA CS TTL電路兼容。采用雙列直插 16腳封裝，+12V和177。按工作原理分類， RAM的存儲(chǔ)單元可分為靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元。存儲(chǔ)單元的數(shù)目稱為存儲(chǔ)器的容量。 第三 節(jié) 隨機(jī)存取存儲(chǔ)器 （ RAM） 隨機(jī)存取存儲(chǔ)器也稱隨機(jī)讀 /寫存儲(chǔ)器，可以在任意時(shí)刻，對任意選中的存儲(chǔ)單元進(jìn)行信息的存入（寫）或取出（讀）的信息操作，因此稱為隨機(jī)存取存儲(chǔ)器。 例 ROM實(shí)現(xiàn)下列邏輯函數(shù) CCBAYCACBYABBAY??????321 解：利用 AA? ＝ 1將上述函數(shù)式化為標(biāo)準(zhǔn)與－或 式： 28 14 D0D1D2D3D4D5D6D7A0A1A2A3A4A5A6A7A8A9A10A11A12CEOEP G MVPP61098724543252123220222711611121315171819GND VCC ? ?? ?? ?????????????7,5,3,2,14,3,1,07,6,1,0321CCBAYCACBYABBAY 由上述標(biāo)準(zhǔn)式可知：函數(shù) Y1有四個(gè)存儲(chǔ)單元應(yīng)為“ 1”，函數(shù) Y2也有四個(gè)存儲(chǔ)單元應(yīng)為“ 1”，函數(shù) Y3有五個(gè)存儲(chǔ)單元應(yīng)為“ 1”，實(shí)現(xiàn)這三個(gè)函數(shù)的邏輯圖可表示為圖 。