【文章內(nèi)容簡(jiǎn)介】 8 amp。 W 9 W15 amp。 G3 輸出緩沖器 G2 G1 G0 圖 RAM 結(jié)構(gòu)示意圖 存儲(chǔ)矩陣也是由一些存儲(chǔ)單元排列而成，是一個(gè) n行 m列矩陣列，它是存儲(chǔ)器的主體。存儲(chǔ)單元的數(shù)目稱(chēng)為存儲(chǔ)器的容量。例如，一個(gè)容量為 256 4（ 256個(gè)字，每個(gè)字 4位）的 圖 RAM 存儲(chǔ)矩陣 存儲(chǔ)器，共有 1024個(gè)存儲(chǔ)單元，這些單元可排成如圖 32行 32列的矩陣。 該存儲(chǔ)矩陣共需要 32根行選擇線和 8根列選擇線。 二、 地址譯碼器 每片 RAM由若干個(gè)字組成，每個(gè)字由若干位組成，通常信息的讀寫(xiě)是以字為單位進(jìn)行的。不同的字具有不同的地址，在進(jìn)行讀寫(xiě)操作時(shí)，可以按照地址選擇欲訪問(wèn)的單 元。地址的選擇是通過(guò)地址譯碼器來(lái)實(shí)現(xiàn)的。在存儲(chǔ)器中，通常將輸入地址譯碼器分為行地址譯碼器和列地址譯碼器兩部分，給定地址碼后，行地址譯碼器輸出線（即字線）中有一條有效，選中該行的存儲(chǔ)單元，同時(shí)，列地址譯碼器輸出線（即位線）中也有一條有效，選中一列或 n列的存儲(chǔ)單元，字線和位線的交叉點(diǎn)處的單元即被選中。例如，上述的 256 4RAM的存儲(chǔ)矩陣中，256個(gè)字需要用 8根地址線（ A7～ A0）來(lái)加以區(qū)分（ 28=256）。其中地址碼的低 5位 A4～ A0作為行譯碼輸入，產(chǎn)生 25=32根行選擇線，地址碼的高 3位 A7～ A5用于列譯碼 ，產(chǎn)生 23=8根列選擇線。只有被行選擇線和列選擇線同時(shí)選中的單元，才能被訪問(wèn)。例如，若輸入地址 A7～A0為 11111111時(shí)，位于 X0和 Y0交叉處的單元被選中，然后才可以對(duì)該單元進(jìn)行讀或?qū)懙牟僮鳌? 三 、 讀 /寫(xiě)與片選控制 存儲(chǔ)矩 陣 （若干單元） 輸入 /輸出 A0 A1 Ai An1 Ai+1 列地址譯碼器 32 根行選擇線Y0Y1Y7X0X1X2X3X31……8 根列選擇線讀寫(xiě)控制電路用于對(duì)電路的工作狀態(tài)進(jìn)行控制。當(dāng)讀 /寫(xiě)控制信號(hào) ?WR/ 1時(shí)，執(zhí)行讀操作，即將存儲(chǔ)單元里的數(shù)據(jù)送到輸入 /輸出端上；當(dāng) ?WR/ 0時(shí)，執(zhí)行寫(xiě)操作，加到輸入/輸出端上的數(shù)據(jù)被寫(xiě)入存儲(chǔ)單元里。 在系統(tǒng)中， RAM一般由多片組成，系統(tǒng)每次讀寫(xiě)時(shí)，只能選中其中的一片（或幾片）進(jìn)行讀寫(xiě)，因此每片 RAM均需有片 選信號(hào)線 CS ，當(dāng) CS ＝ 0時(shí)， RAM為正常工作狀態(tài)；當(dāng) CS＝ 1時(shí)，所有的輸入 /輸出端都為高阻態(tài)， RAM不能進(jìn)行讀 /寫(xiě)操作。 四、 RAM 的存儲(chǔ)單元 RAM的核心元件是存儲(chǔ)矩陣中的存儲(chǔ)單元。不同 RAM的基本電路結(jié)構(gòu)都類(lèi)似。按工作原理分類(lèi)， RAM的存儲(chǔ)單元可分為靜態(tài)存儲(chǔ)單元和動(dòng)態(tài)存儲(chǔ)單元。 1． 靜態(tài)存儲(chǔ)單元 CMOS型存儲(chǔ)單元因功耗低、集成度高多被采用。圖 CMOS靜態(tài)存儲(chǔ)單元。圖中 CMOS反相器 V1， V2和 V3， V4交叉耦合組成了基本 RS觸發(fā)器，用于存儲(chǔ)一位二進(jìn)制信息。 , 為輸 出端， 1?Q 時(shí)， V1導(dǎo)通， V2截止，輸出 Q 為低電平，使 V3截止， V4導(dǎo)通，這樣也反過(guò)來(lái)保證了輸出 1?Q ，故此狀態(tài)為一個(gè)穩(wěn)定狀態(tài)，“ 1”態(tài)，表示存儲(chǔ)單元里存儲(chǔ)了“ 1”；當(dāng) Q變?yōu)?0時(shí)， V1截止， V2導(dǎo)通，使輸出 Q 為高電平，又保證了 V3導(dǎo)通， V4截止，得到另一個(gè)穩(wěn)定狀態(tài)，“ 0”態(tài)，也即將存儲(chǔ)內(nèi)容從“ 1”改寫(xiě)成“ 0”了。 V5， V6管是受行選擇線 Xi控制的門(mén)控管，控制觸發(fā)器與位線的接通與斷開(kāi)。 Xi＝ 0時(shí)，V5， V6管均截止，存儲(chǔ)的狀態(tài)保持不變； Xi＝ 1時(shí)， V5， V6管均導(dǎo)通，存儲(chǔ)的狀態(tài) , 就輸出到位線 AA, 上了，即存儲(chǔ)器的數(shù)據(jù)就 被讀出了。上述 6只 MOS管構(gòu)成了一個(gè)靜態(tài)存儲(chǔ)單元，故稱(chēng)為六管靜態(tài)存儲(chǔ)單元。注意，列線 Yj的列控制門(mén) Vj,Vj屬列內(nèi)各單元公用，不需要計(jì)入存儲(chǔ)單元的器件數(shù)目。 2． 動(dòng)態(tài)存儲(chǔ)單元 DRAM RAM動(dòng)態(tài)存儲(chǔ)單元由 MOS管的柵極電容 C和門(mén)控管組成，利用 MOS管柵極電容的暫存作用來(lái)存儲(chǔ)信息的，電容 C上電壓為“高”，表示存儲(chǔ)了數(shù)據(jù)“ 1”，電容上電壓為“低”時(shí)，Xi（行選擇線） 存儲(chǔ)單元位線數(shù)據(jù)線DD位線Yj列選擇線Vj V jV3V1V2V4V6VggVddV5′圖 六管 CMOS 靜態(tài)存儲(chǔ)單元 表示存儲(chǔ)了數(shù)據(jù)“ 0”。雖然 MOS管的柵極電阻很高，但柵極電容的容量很小（一般只有幾皮法拉）且電容器上的電荷不可避免地因漏電等因素而損失，使電容上存儲(chǔ)的信息保存時(shí)間 有限，為保持原存儲(chǔ)信息不變，就需要不間斷地對(duì)柵極電容定時(shí)地進(jìn)行補(bǔ)充電荷（這種操作也稱(chēng)刷新或再生）。因此， DRAM工作時(shí)必須要有刷新控制電路，操作比較復(fù)雜。由于要不間斷地進(jìn)行刷新，故稱(chēng)這種存儲(chǔ)器為動(dòng)態(tài)存儲(chǔ)器。 動(dòng)態(tài)存儲(chǔ)單元電路有 4管電路、 3管電路和單管電路， 4管電路和 3管電路外圍控制電路比較簡(jiǎn)單，讀出信號(hào)比較大，但電路結(jié)構(gòu)復(fù)雜，不利于提高集成度。單管電路存儲(chǔ)單元的結(jié)構(gòu)最簡(jiǎn)單，只用一個(gè) MOS管和一個(gè)電容器組成，集成度高，常用于大容量的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中。 2116是單片 16K 1位動(dòng)態(tài)存儲(chǔ)器，是典型的單管動(dòng) 態(tài)存儲(chǔ)芯片。采用雙列直插 16腳封裝，+12V和177。 5V三組電源供電，輸入輸出邏輯電平與TTL電路兼容。 圖 。它由一只 N溝道增強(qiáng)型 MOS管 VT和一個(gè)電容 CS組成。 電容 CA是數(shù)據(jù)線上的分布電容。在進(jìn)行寫(xiě)操作時(shí)，先要選中該單元，即字線給出高電平，使 T導(dǎo)通，將位線上的數(shù)據(jù)經(jīng)過(guò) T被存入電容 CS中。 圖 寫(xiě)入數(shù)據(jù)為 1還是為 0和數(shù)據(jù)線的高低電平相對(duì)應(yīng)。 在進(jìn)行讀操作時(shí)，字線同樣給出高電平，使 T導(dǎo)通。這時(shí) CS經(jīng) T向位線上的電容 CA充電，使 uCA上升到高電平，位線上獲得高電平，讀出數(shù)據(jù)“ 1”。但這種讀出是一種破壞性讀出。因?yàn)橛捎?CS放電，使 uCs下降，破壞了存儲(chǔ)單元原來(lái)的數(shù)據(jù)。另外，因?yàn)閷?shí)際的存儲(chǔ)電路中位線上總是同時(shí)接有很多存儲(chǔ)單元，故 CA的容量遠(yuǎn)遠(yuǎn)大于 CS的容量，使輸出到數(shù)據(jù)線上的電壓 uCA很?。? CSAS SCA uCC Cu ?? uCA一般只有約 ， CS上的電壓也只剩下 ，因此需要在電路中設(shè)置一個(gè)靈敏的恢復(fù) /讀出放大器，一方面將讀出信號(hào)加以放大，另一方面將存儲(chǔ)單元里原先存儲(chǔ)的信號(hào)恢復(fù)。 動(dòng) 態(tài)存儲(chǔ)單元比靜態(tài)存儲(chǔ)單元所用元件少、 集成度高，適用于大 容量存儲(chǔ)器。 五、存儲(chǔ)容量的 擴(kuò)展 1．集成 RAM 常用靜態(tài) RAM芯片有 2114A（ 1K 4）、 2116（ 16K 1）、 6116（ 2K 8）、 6264（ 8K 8）等。下面簡(jiǎn)單介紹常用的 2114A芯片和 6116芯片。 （ 1） 2114A芯片 2114A是一個(gè) 1024 4位靜態(tài) RAM（即有 1K 個(gè)字，每個(gè)字 4位），它的 4096個(gè)存儲(chǔ)單元排列成 64行 64列的矩陣。芯片為雙列直插 18腳封裝，采用單一 +5V電源，全部電平和位線 字線 T CA CS TTL電路兼容。其結(jié)構(gòu)框圖如圖 。 圖 2114A 電路結(jié)構(gòu) 框圖 10條地址線分為兩組譯碼， A3～ A8六位地址碼送到行地址譯碼器中，通過(guò)輸出信號(hào) X0～X63從 64行存儲(chǔ)單元中選出指定的一行，另外四位地址碼 A0、 A A2和 A9送到列地址譯碼器中，通過(guò)輸出信號(hào) Y0～ Y15再?gòu)囊呀?jīng)選定的一行中選出要進(jìn)行讀 /寫(xiě)的一列（ 4個(gè)存儲(chǔ)單元）。CS 為片選控制信號(hào)。當(dāng) CS ＝ 0，同時(shí) R/W ＝ 1時(shí)，讀 /寫(xiě)控制電路工作在讀狀態(tài)，即將上述選中的單元數(shù)據(jù)送出到 I/01～ I/04；當(dāng) CS ＝ 0， R/W ＝ 0時(shí)，讀 /寫(xiě)控制電路工作在寫(xiě)狀態(tài)，在 I/01～ I/04端的數(shù)據(jù)將被寫(xiě)入指定的四個(gè)單元中。當(dāng) CS ＝＝ 1時(shí)， 讀 /寫(xiě)控制電路處于禁止態(tài)，不能對(duì)芯片進(jìn)行讀 /寫(xiě)操作。 （ 2） 6