第八章半導(dǎo)體存儲(chǔ)器教學(xué)目的：1只讀存儲(chǔ)器(rom)電路結(jié)構(gòu)及特點(diǎn)。2-閱讀頁(yè)
2024-09-25 15:37本頁(yè)面
【正文】 主要技術(shù)特性簡(jiǎn)單總結(jié)列于表 。 表 常用靜態(tài) RAM 主要技術(shù)特性 型 號(hào) 6116 6264 62256 容量（ KB） 24 8 32 引腳數(shù) 24 28 28 工作電壓（ V） 5 5 5 典型工作電流（ mA） 35 40 8 典型維持電流（μ A） 5 2 存取時(shí)間（ ns） ＊ ＊ ＊ ＊：由產(chǎn)品型號(hào)而定。在數(shù)字系統(tǒng)或計(jì)算機(jī)中，單個(gè)芯片往往不能滿足存儲(chǔ)容量的需求，我們可以將若干個(gè)存儲(chǔ)器芯片組合起來(lái)，擴(kuò)展成大容量的存儲(chǔ)器，從而滿足使用要求。 (1) RAM 的位 擴(kuò)展 當(dāng)所用的單片 RAM的字?jǐn)?shù)滿足了要求而位數(shù)不夠時(shí)，需要進(jìn)行位擴(kuò)展。擴(kuò)展位數(shù)，只需把幾片位數(shù)相同的 RAM芯片地址線共用，讓它們共用地址碼，讀 /寫控制線 R/W 線共用，各位的片選信號(hào)線也共用，每個(gè) RAM的 I/O端并行輸出，就可以實(shí)現(xiàn)了位擴(kuò)展。 例 4片 2114A擴(kuò)展成 16位的存儲(chǔ)器。 (2) 字?jǐn)U展 當(dāng)單片存儲(chǔ)器的數(shù)據(jù)位數(shù)滿足要求而它的字?jǐn)?shù)達(dá)不到要求時(shí)，就要進(jìn)行字?jǐn)U展。擴(kuò)展的位數(shù)為 n時(shí)，可以將原信 號(hào) 方 式 來(lái)的字?jǐn)U展成 Nn?2 倍。 將各芯片 的 I/O線、 WR 線并聯(lián)在一起使用，各片的地址線也都并聯(lián)在一起。增加的地址線與譯碼器的輸入相連，譯碼器的低電平輸出分別接到各片RAM的片選輸入端 CS 。 解：需用 256 4RAM芯片的數(shù)量為： ? ?片＝＝一片存儲(chǔ)量 總存儲(chǔ)量 44256 41024 ???N 當(dāng) A9A8A7～ A0為 0000000000～ 0011111111時(shí)，芯片 1的 CS =0 被選中，可以對(duì)該片的 256個(gè)字進(jìn)行讀寫操作；當(dāng) A9A8A7～ A0為 0100000000～ 0111111111時(shí)，芯片 2的 CS =0被選中，可以對(duì)該片的 256個(gè)字進(jìn)行讀寫操作；當(dāng) A9A8A7～ A0為 1000000000～ 1011111111時(shí)，芯片 3 的 CS =0被選中，可以對(duì)該片進(jìn)行讀寫操作；當(dāng) A9A8A7～ A0為 1100000000～ 1111111111時(shí)，芯片 4的 CS =0被選中，可以對(duì)該片進(jìn)行讀寫操作，擴(kuò)展電路連接圖如圖 。 A0 A1 A9 R/W RAM CS I/O A0 A1 A9 R/W RAM CS I/O A0 A1 A9 R/W RAM CS I/O A0 A1 A9 R/W RAM CS I/O A9 A1 A0 R/W CS I/O0 I/O1 I/O3 I/O2 表 常用 RAM 芯片 型號(hào) 6116 61C16 6264 62C64 62256 62C256 62020 62C010 HM628128 容量 2K 8 8K 8 32K 8 128K 8 引線 24 28 28 32 第四節(jié) 可編程邏輯陣列及應(yīng)用 一、 概述 數(shù)字電路有通用型和專用型兩大類?？删幊踢壿嬈骷?Programmable Logic Device，簡(jiǎn)稱 PLD）解決了這個(gè)矛盾。 PLD可以根據(jù)邏輯要求由用戶設(shè)定輸入與輸出之間的關(guān)系，也就是說(shuō) PLD是一種可以由用戶配置某種邏輯功能的器件。作為一種理想的設(shè)計(jì)工具， PLD具有通用標(biāo)準(zhǔn)器件和半定制電路的許多優(yōu)點(diǎn)，給數(shù)字系統(tǒng)設(shè)計(jì)者帶來(lái)很多方便。 A0 A1 A7 R/W CS I/O1 I/O2 I/O3 I/O4 A0 A1 A7 R/W CS I/O1 I/O2 I/O3 I/O4 A0 A1 A7 R/W CS I/O1 I/O2 I/O3 I/O4 A0 A1 A7 R/W CS I/O1 I/O2 I/O3 I/O4 A9 A8 A7 A1 A0 R/W I/O1 I/O2 I/O3 I/O4 256 256 256 256 譯碼器 圖 用 256 4 RAM 組成 1024 4 存儲(chǔ)器 可編程邏輯器件采用的可編程元件有四類： 1． 一次性編程的熔絲或反熔絲元件。 3． 電擦除、電可編程存儲(chǔ)單元，一類是 E2CMOS工藝結(jié)構(gòu)；另一類是快閃存儲(chǔ)單元。這些元件中，電擦除、電可編程的 E2PROM和快閃存儲(chǔ)單元的 PLD以及 DRAM的 PLD目前使用最廣泛。 PLD通過(guò)修改內(nèi)部電路的邏輯功能來(lái)編程，F(xiàn)PGA通過(guò)改變內(nèi)部連線來(lái) 編程。 PLD的每個(gè)輸出都是輸入“乘積和”的函數(shù)。 輸入電路可產(chǎn)生輸入變量的原、反變量以及提供足夠的驅(qū)動(dòng)能力。 在分析 PLD結(jié)構(gòu)之前，先將描述 PLD基本結(jié)構(gòu)的有關(guān)邏輯約定說(shuō)明如下。 表 PLD 基本結(jié)構(gòu)的邏輯約定 PLD 的輸入緩沖器 與門表示法 傳統(tǒng) 表示法 PLD 表示法 或門表示法 PLD 的 3 種連接方式 傳統(tǒng)表示法 PLD 表示法 硬連接 可編程連接 斷開(kāi)連接 2． PROM結(jié)構(gòu) 互補(bǔ)輸入 與項(xiàng) 或項(xiàng) 輸入┆ 變量┆ ┆輸出 ┆變量 1 A A A A A A amp。 A B C D A B C D ≥ 1 ABC D ≥ 1 PROM是由固定的“與”陣列和可編程的“或”陣列組成的，如圖 。 PROM的輸出表達(dá)式是最小項(xiàng)之和的標(biāo)準(zhǔn)與－或式。這樣，由于不能充分利用 ROM的與陣列從而會(huì)造成硬件的浪費(fèi)?；蜿嚵幸彩强删幊痰?，它選擇所需要的乘積項(xiàng)來(lái)完成或功能。圖 PLA結(jié)構(gòu)。1 1 1I1I0amp。amp。amp。1 1 1I1I0amp。amp。amp。amp。 還有 GAL(Generic Array Logic)結(jié)構(gòu)； 現(xiàn)場(chǎng)可編程門陣列 FPGA結(jié)構(gòu)； PAL結(jié)構(gòu)等。 表 PLD 的 4 種結(jié)構(gòu)名 稱 陣列 輸 出 類 型 與陣列 或陣列 PROM 固定 可編程 三態(tài)、集電極開(kāi)路 PLA 可編程 可編程 三態(tài)、集電極開(kāi)路 PAL 可編程 固定 異步 I/O 異或 、寄存器、算術(shù)選通反饋 GAL 可編程 固 定 由用戶定義 從 表 ， PROM、 PAL和 GAL三種器件只有一種陣列（與陣列或者是或陣列）是可編程的，通常稱作半場(chǎng)可編程器件，與陣列和或陣列均可編程的器件稱作全場(chǎng)可編程器件，上述四種結(jié)構(gòu)中只有 PLA屬于全場(chǎng)可編程器件。主要分為 RAM和 ROM兩大類。 ROM屬于大規(guī)模組合邏輯電路，而 RAM屬于大規(guī)模時(shí)序邏輯電路。ROM工作可靠，斷電后數(shù)據(jù)不會(huì)丟失。 RAM是隨機(jī)存取存儲(chǔ)器，它由存儲(chǔ)矩陣、譯碼器和讀 /寫控制電路組成。其存儲(chǔ)單元主要有靜態(tài)和動(dòng)態(tài)兩大類，靜態(tài) RAM的信息可以長(zhǎng)久保持，而動(dòng)態(tài) RAM必須定期刷新。 RAM的擴(kuò)展有位擴(kuò)展、字?jǐn)U展和位、字同時(shí)擴(kuò)展三種。 BCPCAPBAPA B CPCBAPCBAPCBAP ??????? 6543210 ,可編程邏輯器件 PLD的出現(xiàn)，使數(shù)字系統(tǒng)的設(shè)計(jì)過(guò)程和電路結(jié)構(gòu)都大大簡(jiǎn)化，同時(shí)也使電路的可靠性
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1