【正文】 RAM的擴展有位擴展、字擴展和位、字同時擴展三種。 ROM屬于大規(guī)模組合邏輯電路，而 RAM屬于大規(guī)模時序邏輯電路。amp。amp?；蜿嚵幸彩强删幊痰?，它選擇所需要的乘積項來完成或功能。 表 PLD 基本結構的邏輯約定 PLD 的輸入緩沖器 與門表示法 傳統(tǒng) 表示法 PLD 表示法 或門表示法 PLD 的 3 種連接方式 傳統(tǒng)表示法 PLD 表示法 硬連接 可編程連接 斷開連接 2． PROM結構 互補輸入 與項 或項 輸入┆ 變量┆ ┆輸出 ┆變量 1 A A A A A A amp。 PLD通過修改內部電路的邏輯功能來編程，F(xiàn)PGA通過改變內部連線來 編程。作為一種理想的設計工具， PLD具有通用標準器件和半定制電路的許多優(yōu)點，給數(shù)字系統(tǒng)設計者帶來很多方便。 A0 A1 A9 R/W RAM CS I/O A0 A1 A9 R/W RAM CS I/O A0 A1 A9 R/W RAM CS I/O A0 A1 A9 R/W RAM CS I/O A9 A1 A0 R/W CS I/O0 I/O1 I/O3 I/O2 擴展的位數(shù)為 n時，可以將原信 號 方 式 來的字擴展成 Nn?2 倍。 (1) RAM 的位 擴展 當所用的單片 RAM的字數(shù)滿足了要求而位數(shù)不夠時，需要進行位擴展。 讀出方式 當 CS =0， OE =0， WE =1時， A0～ A10相應單元的內容輸出到數(shù)據線 D0～ D7。CS 為片選控制信號。另外，因為實際的存儲電路中位線上總是同時接有很多存儲單元，故 CA的容量遠遠大于 CS的容量，使輸出到數(shù)據線上的電壓 uCA很?。? CSAS SCA uCC Cu ?? uCA一般只有約 ， CS上的電壓也只剩下 ，因此需要在電路中設置一個靈敏的恢復 /讀出放大器，一方面將讀出信號加以放大，另一方面將存儲單元里原先存儲的信號恢復。它由一只 N溝道增強型 MOS管 VT和一個電容 CS組成。因此， DRAM工作時必須要有刷新控制電路，操作比較復雜。圖中 CMOS反相器 V1， V2和 V3， V4交叉耦合組成了基本 RS觸發(fā)器，用于存儲一位二進制信息。 三 、 讀 /寫與片選控制 存儲矩 陣 （若干單元） 輸入 /輸出 A0 A1 Ai An1 Ai+1 列地址譯碼器 32 根行選擇線Y0Y1Y7X0X1X2X3X31……8 根列選擇線讀寫控制電路用于對電路的工作狀態(tài)進行控制。 二、 地址譯碼器 每片 RAM由若干個字組成，每個字由若干位組成，通常信息的讀寫是以字為單位進行的。 W 6 amp。它有四種輸入信號：地址輸入、讀寫輸入、數(shù)據輸入輸出。 amp。按表 矩陣進行編程，燒斷 與“ 0”對應的單元中的熔絲。 表 EPROM2764 的操作方式 操作方式 控 制 輸 入 功 能 CE OE PGM PPV CCV 編程寫入 0 1 0 25v 5v D0～ D7上的內容存入對應的單元 讀出數(shù)據 0 0 1 5v 5v A0～ A12 對應單元的內容輸出 低功能維持 1 5v 5v D0～ D7 成高阻態(tài) 編程校驗 0 0 1 25v 5v 數(shù)據讀出 編程禁止 1 25v 5v D0～ D7 成高阻態(tài) 2． EPROM的應用 存儲器可以用來存放二進制信息，也可以實現(xiàn)代碼的轉換、函數(shù)運算、時序控制以及實現(xiàn)各種波形的信號發(fā)生器等 。 CMOS EPROM的讀出時間快、耗電少，例如， 27C256的讀出時間僅為 120ns、最大工作電流 30mA、最大維持電流為 100μ A。 編程時若想使某單元的存儲內容為“ 0”， 只需選中該單元后，再在 EC端加上電脈沖，使熔絲通過足夠大的電流，把熔絲燒斷即可。顯然， ROM并不能記憶前一時刻的輸入信息，因此只是用門電路來實現(xiàn)組合邏輯關系。輸出電路由 4個驅動器組成，四條位線經驅動器由 D3～ D0輸出。 掩膜只讀存儲器，又稱固定 ROM，這種 ROM在制造時，生產廠家利用掩膜技術把信息寫入存儲器中，使用時用戶無法更改。其特點是在正常工作狀態(tài)下只能讀 取數(shù)據，不能即時修改或重新寫入數(shù)據。 2. 隨機存取存儲器 (RAM)的 電路結構及特點。 二、 存儲器的分類 半導體存儲器的種類很多，按照存取功能的不同，存儲器分為只讀存儲器（ ReadOnly Memory，簡稱 ROM）、隨機存取存儲器（ Read Access Memory，簡稱 RAM）和可編程邏輯陣列（ PLD）三大類；按照制造工藝分類，存儲器可以分為雙極型和 MOS型兩種；按照應用類型分為通用型和專用型兩種。 圖 ROM 原理結構框圖 地址譯碼器將輸入的地址代碼譯成相應的單元地址控制信號，利用這個信號從存儲矩陣中 選出指定的存儲單元，把此單元的數(shù)據送給輸出電路。地址譯碼器采用單譯碼方式，其輸出為 4條字選擇線 W0～ W3，當輸入一組地址，相應的一條字線輸出高電平。字線和位線交叉處有二極管的畫實心點，表示存儲數(shù)據“ 1”，無二極管的交叉點不畫點，表示存儲數(shù)據“ 0”。圖 PROM的一種存儲單元 , 它由三極管和低熔點的快速熔絲組成，所有字線和位線的交叉點都接有一個這樣的熔絲開關電路。 圖 一種 PROM 存儲單元 2716（ 2K 8位）、 2764（ 8K 8位）、 2732（ 32K 8位）、??、 27512（ 64K 8位）等 EPROM集成芯片，除存儲容量和編程電壓等參數(shù)不同外，其它參數(shù)基本相同。其引腳圖如圖 所示。 例 ROM實現(xiàn)下列邏輯函數(shù) CCBAYCACBYABBAY??????321 解：利用 AA? ＝ 1將上述函數(shù)式化為標準與－或 式： 28 14 D0D1D2D3D4D5D6D7A0A1A2A3A4A5A6A7A8A9A10A11A12CEOEP G MVPP61098724543252123220222711611121315171819GND VCC ? ?? ?? ?????????????7,5,3,2,14,3,1,07,6,1,0321CCBAYCACBYABBAY 由上述標準式可知：函數(shù) Y1有四個存儲單元應為“ 1”，函數(shù) Y2也有四個存儲單元應為“ 1”，函數(shù) Y3有五個存儲單元應為“ 1”，實現(xiàn)這三個函數(shù)的邏輯圖可表示為圖 。 amp。 第三 節(jié) 隨機存取存儲器 （ RAM） 隨機存取存儲器也稱隨機讀 /寫存儲器，可以在任意時刻，對任意選中的存儲單元進行信息的存入（寫）或取出（讀）的信息操作，因此稱為隨機存取存儲器。 amp。存儲單元的數(shù)目稱為存儲器的容量。其中地址碼的低 5位 A