【正文】 , 上了，即存儲器的數(shù)據(jù)就 被讀出了。雖然 MOS管的柵極電阻很高，但柵極電容的容量很?。ㄒ话阒挥袔灼しɡ┣译娙萜魃系碾姾刹豢杀苊獾匾蚵╇姷纫蛩囟鴵p失，使電容上存儲的信息保存時間 有限，為保持原存儲信息不變，就需要不間斷地對柵極電容定時地進(jìn)行補充電荷（這種操作也稱刷新或再生）。單管電路存儲單元的結(jié)構(gòu)最簡單，只用一個 MOS管和一個電容器組成，集成度高，常用于大容量的動態(tài)隨機(jī)存取存儲器中。 圖 。 圖 寫入數(shù)據(jù)為 1還是為 0和數(shù)據(jù)線的高低電平相對應(yīng)。因為由于 CS放電，使 uCs下降，破壞了存儲單元原來的數(shù)據(jù)。下面簡單介紹常用的 2114A芯片和 6116芯片。 圖 2114A 電路結(jié)構(gòu) 框圖 10條地址線分為兩組譯碼， A3～ A8六位地址碼送到行地址譯碼器中，通過輸出信號 X0～X63從 64行存儲單元中選出指定的一行，另外四位地址碼 A0、 A A2和 A9送到列地址譯碼器中，通過輸出信號 Y0～ Y15再從已經(jīng)選定的一行中選出要進(jìn)行讀 /寫的一列（ 4個存儲單元）。 （ 2） 6116芯片 6116是一種典型的 CMOS靜態(tài) RAM,其引腳如圖 。 6116有 3種工作方式： 寫入方式 當(dāng) CS =0， OE =1， WE =0時，數(shù)據(jù)線 D0～ D7上的內(nèi)容存入 A0～ A10相應(yīng)的單元。操作控制列于表 。 RAM的擴(kuò)展有位擴(kuò)展和字?jǐn)U展兩種，也可以將位、字同時擴(kuò)展以滿足對容量的需求。下面用一個具體的例子說明位擴(kuò)展的過程。字?jǐn)U展就是把幾片相同 RAM的數(shù)據(jù)線并接在一起作為共用輸入輸出端，讀 /寫控制線 WR 線也并接在一起共用，把地址線加以擴(kuò)展，去控制各片的片選 CS 。若字?jǐn)?shù)擴(kuò)展 N倍，則相應(yīng)增加 n（ Nn?2 ） 位高位地址線，可以通過外加譯碼器控制芯片的片選輸入端 CS 來實現(xiàn)。 當(dāng)然也可以進(jìn)行字位同時擴(kuò)展。前面章節(jié)介紹的電路均為通用型數(shù)字電路，它們有很強(qiáng)的通用性，但邏輯功能簡單且固定不變。 PLD開發(fā)系統(tǒng)由硬件和軟件兩部分組成。 2． 紫外線擦除、電 可編程的 EPROM(UVE PROM)即 VUCMOS工藝結(jié)構(gòu)。 二、 可編程邏輯器件的結(jié)構(gòu) 目前常用的可編程邏輯器件都是從與或陣列和門陣列兩類基本結(jié)構(gòu)上發(fā)展起來的，從結(jié)構(gòu)上可分為兩大類器件： PLD器件和 FPGA器件。 PLD的基本結(jié)構(gòu)框圖如圖 。見表 。 圖 PROM 結(jié)構(gòu) 圖 PROM結(jié)構(gòu) 與陣列為全譯碼方式，輸出為 n個輸入變量可能組合的全部最小項，即 2n個最小項；或陣列是可編程的，由用戶編程。 PLA是處理邏輯函數(shù)的一種更有效的方法，其結(jié)構(gòu)與 ROM類似，但它的與陣列是可編程的， 且是部分譯碼方式，只產(chǎn)生函數(shù)所需要的乘積項。 圖 圖 PLA 結(jié)構(gòu) 圖 用 PLA 實現(xiàn)函數(shù) 例 用 PLA實現(xiàn)函數(shù) A B CCBACBACBAY ????1BCCABAY ???2P 0 P 1 P 2 P 3 P 4 P 5 P 6 Y1 A A B B C C Y2 I2或陣列( 可編程)amp。amp。amp。amp。上述 4結(jié)構(gòu)的分類列于表 。這兩類的存儲單元結(jié)構(gòu)不同。常見的有固定 ROM、 PROM、 EPROM、 EEPROM等，而可編程只讀存儲器 EPROM、 EEPROM更為常見，但可編程 ROM要用專用編程器進(jìn)行編程。 單片隨機(jī)存取存儲器芯片的容量比較小，往往不能滿足需要，實際使用時，一般都需要進(jìn)行擴(kuò)展。 。通過擴(kuò)展可以得到大容量的存儲器，以滿足實際需要?？梢噪S時、快速地讀或?qū)憯?shù)據(jù)，但其存儲的信息隨電源斷電而消失，是一種易失性的讀寫存儲器，因此多用于需要頻繁更換數(shù)據(jù)的場合。 ROM是一種非易 失性的存儲器，它存儲的是固定信息，只能被讀出，不能隨意更改。 本章小結(jié) 存儲器是現(xiàn)代數(shù)字系統(tǒng)中重要的組成部分，它是由許多存儲單元組成的，每個存儲單元可以存儲一位二值邏輯（二進(jìn)制數(shù) 0或 1）?！? ≥1 ≥1O2O1O0與陣列( 固定) 解： 在 Y1及 Y2表達(dá)式中共有七個乘積項，它們是： 上式可改寫成： Y1 =P0+P1+P2+P3 Y2 =P4+P5+P6 根據(jù)上式，可畫出由 PLA實現(xiàn)全加器的陣列結(jié)構(gòu)圖如圖 。amp。O2O1O0與陣列( 可編程)≥1 ≥1 ≥1I2或陣列( 可編程)amp。amp。在輸出端產(chǎn)生簡化的函數(shù)與－或表達(dá)式，工作速度快，節(jié)省硬件。 3． PLA（ Programmable Logic Array）結(jié)構(gòu) 在 ROM中，與陣列是全譯碼方式，對于大多數(shù)邏輯函數(shù)而言，并不需要使用輸入變量的全部乘積項，當(dāng)函數(shù)包含較多的約束項時，許多乘積項是不可能出現(xiàn)的。 ABC D amp。輸出電路視器件的不同而異，一般有固定輸出和可組態(tài)輸出兩種。 圖 PLD 的基本結(jié)構(gòu)框圖 1． PLD的基本結(jié)構(gòu) 一般 PLD器件是由與陣列和或陣列、輸入緩沖電路和輸出電路組成的。 4． 靜態(tài)存儲器 (SRAM)的編程元件。優(yōu)點是（ 1）設(shè)計周期短，風(fēng)險??；（ 2）高性能，高可靠性；（ 3）成本低廉，維修方便。 PLD是 20世紀(jì) 80 年代發(fā)展起來的一種標(biāo)準(zhǔn)化、通用的可編程的數(shù)字邏輯電路，集門電路、觸發(fā)器、多路選擇開關(guān)、三態(tài)門等器件于一身。 圖 用 2114A RAM 組成 1024 16 存儲器 3． 常用存儲器集成電路簡介 下面將常用的集成存儲器歸納列于表 。 例 試用 256 4存儲器擴(kuò)展成 1024 4存儲器。字?jǐn)?shù)若增加，地址線需要做相應(yīng)的增加，下面舉例說明實現(xiàn)方法。 解：即將 1024 4擴(kuò)展為 1024 16，需要 1024 4RAM的片數(shù)為 ? ?片＝＝一片存儲量 總存儲量 441024 161024 ???N 只要把 4片 RAM的地址線并聯(lián)在一起 , WR 線 并聯(lián)在一起 ,片選 CS 線也并聯(lián)在一起 , 每片 RAM的 I/O端并行輸出到 1024 16存儲器的 I/O端作為數(shù)據(jù)線 I/O0～ I/O3，即實現(xiàn)了位擴(kuò)展，其擴(kuò)展連接圖如圖 。字?jǐn)?shù)滿足了要求，即地址線不用增加。 表 611 6264 和 62256 的操作控制 CE OE WE D0～ D7 讀 VIL VIL VIH 數(shù)據(jù)輸出 寫 VIL VIH VIL 數(shù)據(jù)輸入 維持 VIH 任意 任意 高 阻 態(tài) 2． RAM 的擴(kuò)展 一片 RAM的存儲容量是一定的。 圖 6116 引腳圖 低功耗維持方式 當(dāng) CS =1時，芯片進(jìn)入這種工作方式，此時器件電流僅 20μ A左右，故系統(tǒng)斷電時可以用電池保持 RAM內(nèi)容。顯然， 6116可存儲的字?jǐn)?shù)為 211=2048（ 2K），字長為 8位，其容量為 2048字 8位 /字 =16384位； CE 為片選端，低電平有效； OE 為輸出使能端，低電平有效； WE 為讀 /寫控制端。當(dāng) CS ＝ 0，同時 R/W ＝ 1時，讀 /寫控制電路工作在讀狀態(tài)，即將上述選中的單元數(shù)據(jù)送出到 I/01～ I/04；當(dāng) CS ＝ 0， R/W ＝ 0時，讀 /寫控制電路工作在寫狀態(tài)，在 I/01～ I/04端的數(shù)據(jù)將被寫入