存儲(chǔ)器原理與接口(2)(編輯修改稿)
2025-06-22 06:45 本頁面
【文章內(nèi)容簡介】 ? 譯碼：將某個(gè)特定的 “ 編碼輸入 ” 翻譯為唯一 “ 有效輸出 ” 的過程 ? 譯碼電路可以使用 門電路組合邏輯 ? 譯碼電路更多的是采用 集成譯碼器 ? 常用的 2:4譯碼器 74LS139 ? 常用的 3:8譯碼器 74LS138 ? 常用的 4:16譯碼器 74LS154 74LS138譯碼器 0Y1Y2Y3Y4Y5Y6Y7YCA2GB2GBA1G74LS138譯碼器真值表 74LS138有三條控制線 G1， ， ， 只有當(dāng) G1等于 1， 等于 0， 等于 0時(shí) ， 三－八譯碼器才能工作 ， 否則譯碼器輸出全為高電平 。 輸出信號(hào) Y0Y7是低電平有效的信號(hào) ， 對(duì)應(yīng)于ＣＢＡ的任何一種組合輸入 ， 其８個(gè)輸出端中只有一個(gè)是０ ，其他７個(gè)輸出均為１ 。 BG2AG2 BG2AG2譯碼器 74LS138 線選法 全譯碼法 部分譯碼法 存儲(chǔ)器地址譯碼方法 線性選擇法 將 低位地址總線 直接與各芯片的地址線相連，用剩余的 高位地址總線的 一根或者若干根不經(jīng)譯碼后直接作為各芯片的片選信號(hào)。 全譯碼法 將 低位地址總線 直接與各芯片的地址線相連， 高位地址總線 全部經(jīng)譯碼后作為各芯片的片選信號(hào)。 全譯碼法結(jié)構(gòu)示意圖 8KB (2) CS 8KB (1) CS 8KB (8) CS 38 譯碼器 A0~A12 A13~A19 Y0 Y1 Y7 全譯碼法的特點(diǎn) 全譯碼法可以提供對(duì)全存儲(chǔ)空間的尋址能力。當(dāng)存儲(chǔ)器容量小于可尋址的存儲(chǔ)空間時(shí)，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的空閑下來，以便需要時(shí)擴(kuò)充 . 優(yōu)點(diǎn)：存儲(chǔ)器的地址是連續(xù)的且唯一確定的，即無地址間斷和地址重疊。 部分譯碼法 將高位地址線中的 一部分 進(jìn)行譯碼 ，產(chǎn)生 片選信號(hào) 。 常用于不需要全部地址空間的尋址能力 ， 但采用線選法地址線又不夠用的情況 。 部分譯碼法結(jié)構(gòu)示意圖 8KB (2) CS 8KB (1) CS 8KB (3) CS 38 譯碼器 A0~A12 A13~A15 Y0 Y1 Y3 8KB (4) CS A16 ~A19 (不參加譯碼） 片選端譯碼小結(jié) ? 存儲(chǔ)芯片的 片選控制 端可以被看作是 一根最高位地址線 ? 在系統(tǒng)中 ， 主要與地址發(fā)生聯(lián)系：包括 地址空間的選擇 （ 接系統(tǒng)的 M/IO*信號(hào) ） 和 高位地址的譯碼選擇 （ 與系統(tǒng)的高位地址線相關(guān)聯(lián) ） ? 對(duì)一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制 ， 起到降低功耗的作用 4. 存儲(chǔ)芯片的讀寫控制 ? 芯片 OE與系統(tǒng)的讀命令線相連 ? 當(dāng)芯片被選中 、 且讀命令有效時(shí) ， 存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線 ? 芯片 WE與系統(tǒng)的寫命令線相連 ? 當(dāng)芯片被選中 、 且寫命令有效時(shí) ， 允許總線數(shù)據(jù)寫入存儲(chǔ)芯片 存儲(chǔ)器子系統(tǒng)的設(shè)計(jì)一般遵循如下步驟： （ 1） 根據(jù)系統(tǒng)中實(shí)際存儲(chǔ)器容量 ， 確定存儲(chǔ)器芯片的個(gè)數(shù)； （ 2） 根據(jù)所選用存儲(chǔ)芯片的容量 ， 畫出 地址分配圖 或 列出地址分配表 ， 將地址信號(hào)分類為用于 片內(nèi)尋址的信號(hào) 和 用于片選的信號(hào) ； 8086系統(tǒng)的存儲(chǔ)器接口設(shè)計(jì) （ 3） 根據(jù)所擴(kuò)展的存儲(chǔ)子系統(tǒng)的數(shù)據(jù)寬度要求確定 A0和 BHE的連接方式； （ 4） 連接數(shù)據(jù)線和片內(nèi)尋址的地址線； （ 5） 匯合 M/IO、 A0、 BHE和用于片選的地址信號(hào) ， 選用合適的譯碼器形成存儲(chǔ)芯片的片選信號(hào)； （ 6） 連接讀寫控制信號(hào) 。 ROM擴(kuò)展電路設(shè)計(jì)實(shí)例 用 全譯碼法 設(shè)計(jì)一個(gè) 8086CPU的 ROM擴(kuò)展電路 ， 存儲(chǔ)容量為 4KB。 要求選用 2716芯片 ，地址范圍為 78000H~78FFFH 解： (1) 首先確定使用的芯片數(shù)量： (4K 8)/(2K 8)=2 片 2716 (2)將主存范圍展開 78000H~78FFFH A 1 9 A 1 8 A 1 7 A 1 6 A 1 5 A 1 4 A 1 3 A 1 2 A 1 1 A 1 0 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 00 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .0 1 1 1 1 0 0 0
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1