【文章內(nèi)容簡(jiǎn)介】 器抹成全“1”狀態(tài)。 ? 38 只讀存儲(chǔ)器和閃速存儲(chǔ)器l 這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)內(nèi)容為全 “1”狀態(tài)。使用時(shí)，可根據(jù)要求把某些存儲(chǔ)元寫(xiě) “0”。寫(xiě) “0”電路如圖 (d)所示。漏極 D加 20V正脈沖 P2,G2柵接地，浮柵上電子通過(guò)隧道返回襯底，相當(dāng)于寫(xiě)“0”。 E2PROM允許改寫(xiě)上千次，改寫(xiě)（先抹后寫(xiě)）大約需20ms，數(shù)據(jù)可存儲(chǔ) 20年以上。?l E2PROM讀出時(shí)的電路如圖 (e)所示，這時(shí) G2柵加 3V電壓，若G1柵有電子積累， T2管不能導(dǎo)通，相當(dāng)于存 “1”；若 G1柵無(wú)電子積累， T2管導(dǎo)通，相當(dāng)于存“0”。 39 只讀存儲(chǔ)器和閃速存儲(chǔ)器閃速存儲(chǔ)器FLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是高密度非失易失性的讀 /寫(xiě)存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性意味著存放的數(shù)據(jù)在沒(méi)有電源的情況下可以長(zhǎng)期保存。總之，它既有 RAM的優(yōu)點(diǎn)，又有 ROM的優(yōu)點(diǎn)，稱(chēng)得上是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。 40 只讀存儲(chǔ)器和閃速存儲(chǔ)器l FLASH存儲(chǔ)元在EPROM存儲(chǔ)元基礎(chǔ)上發(fā)展起來(lái)的，由此可以看出創(chuàng)新與繼承的關(guān)系。 ?l 如右圖所示為閃速存儲(chǔ)器中的存儲(chǔ)元，由單個(gè)MOS晶體管組成，除漏極 D和源極 S外，還有一個(gè)控制柵和浮空柵。41 只讀存儲(chǔ)器和閃速存儲(chǔ)器l “0”狀態(tài) ：當(dāng)控制柵加上足夠的正電壓時(shí)，浮空柵將儲(chǔ)存許多電子帶負(fù)電，這意味著浮空柵上有很多負(fù)電荷，這種情況我們定義存儲(chǔ)元處于 0狀態(tài)。l “1”狀態(tài) ：如果控制柵不加正電壓，浮空柵則只有少許電子或不帶電荷，這種情況我們定義為存儲(chǔ)元處于 1狀態(tài)。l 浮空柵上的電荷量決定了讀取操作時(shí)，加在柵極上的控制電壓能否開(kāi)啟 MOS管，并產(chǎn)生從漏極 D到源極 S的電流。 42 只讀存儲(chǔ)器和閃速存儲(chǔ)器l 編程操作 ：實(shí)際上是寫(xiě)操作。所有存儲(chǔ)元的原始狀態(tài)均處 “1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電壓。編程操作的目的是為存儲(chǔ)元的浮空柵補(bǔ)充電子，從而使存儲(chǔ)元改寫(xiě)成 “0”狀態(tài)。如果某存儲(chǔ)元仍保持 “1”狀態(tài)，則控制柵就不加正電壓。l 如圖 (a)表示編程操作時(shí)存儲(chǔ)元寫(xiě) 0、寫(xiě) 1的情況。實(shí)際上編程時(shí)只寫(xiě) 0，不寫(xiě) 1，因?yàn)榇鎯?chǔ)元擦除后原始狀態(tài)全為 1。要寫(xiě) 0，就是要在控制柵 C上加正電壓。一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持 100年之久而無(wú)需外電源。 ? 43 只讀存儲(chǔ)器和閃速存儲(chǔ)器l 讀取操作： 控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開(kāi)啟 MOS晶體管。如果存儲(chǔ)元原存 1，可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開(kāi)啟晶體管。如果存儲(chǔ)元原存 0，可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開(kāi)啟導(dǎo)通。 ?l 當(dāng) MOS晶體管開(kāi)啟導(dǎo)通時(shí)，電源 VD提供從漏極 D到源極 S的電流。讀出電路檢測(cè)到有電流，表示存儲(chǔ)元中存 1，若讀出電路檢測(cè)到無(wú)電流，表示存儲(chǔ)元中存 0，如圖 (b)所示。44 只讀存儲(chǔ)器和閃速存儲(chǔ)器l 擦除操作 ：所有的存儲(chǔ)元中浮空柵上的負(fù)電荷要全部洩放出去。為此晶體管源極 S加上正電壓，這與編程操作正好相反，見(jiàn)圖 (c)所示。源極 S上的正電壓吸收浮空柵中的電子，從而使全部存儲(chǔ)元變成 1狀態(tài)。 ?45 只讀存儲(chǔ)器和閃速存儲(chǔ)器l FLASH存儲(chǔ)器的陣列結(jié)構(gòu)l FLASH存儲(chǔ)器的簡(jiǎn)化陣列結(jié)構(gòu)如右圖所示。在某一時(shí)間只有一條行選擇線被激活。讀操作時(shí)，假定某個(gè)存儲(chǔ)元原存 1，那么晶體管導(dǎo)通，與它所在位線接通，有電流通過(guò)位線，所經(jīng)過(guò)的負(fù)載上產(chǎn)生一個(gè)電壓降。這個(gè)電壓降送到比較器的一個(gè)輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個(gè)標(biāo)志為邏輯 1的電平。如果某個(gè)存儲(chǔ)元原先存 0，那么晶體管不導(dǎo)通，位線上沒(méi)有電流，比較器輸出端則產(chǎn)生一個(gè)標(biāo)志為邏輯 0的電平 。 46 并行存儲(chǔ)器由于 CPU和主存儲(chǔ)器之間在速度上是不匹配的，這種情況便成為限制高速計(jì)算機(jī)設(shè)計(jì)的主要問(wèn)題。為了提高 CPU和主存之間的數(shù)據(jù)傳輸率，除了主存采用更高速的技術(shù)來(lái)縮短讀出時(shí)間外，還可以采用并行技術(shù)的存儲(chǔ)器。 47 并行存儲(chǔ)器l 解決途徑l 多個(gè)存儲(chǔ)器并行工作l 并行訪問(wèn)和交叉訪問(wèn)l 設(shè)置各種緩沖器l 通用寄存器l 采用分層的存儲(chǔ)系統(tǒng)l Cache（ 第 6節(jié)）l 虛擬存儲(chǔ)系統(tǒng) （ 第 9章）48 并行存儲(chǔ)器一、雙端口存儲(chǔ)器 雙端口存儲(chǔ)器的邏輯結(jié)構(gòu) 雙端口存儲(chǔ)器由于同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制電路而得名。由于進(jìn)行并行的獨(dú)立操作，因而是一種高速工作的存儲(chǔ)器，在科研和工程中非常有用。 舉例說(shuō)明，雙端口存儲(chǔ)器 IDT7133的邏輯框圖 。如下頁(yè)圖。49 并行存儲(chǔ)器50 并行存儲(chǔ)器無(wú)沖突讀寫(xiě)控制 當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對(duì)整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制 (CE)和輸出驅(qū)動(dòng)控制 (OE)。讀操作時(shí)，端口的OE(低電平有效 )打開(kāi)輸出驅(qū)動(dòng)器，由存儲(chǔ)矩陣讀出的數(shù)據(jù)就出現(xiàn)在 I/O線上。有沖突讀寫(xiě)控制 當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫(xiě)沖突。為解決此問(wèn)題，特設(shè)置了 BUSY標(biāo)志。在這種情況下，片上的判斷邏輯可以決定對(duì)哪個(gè)端口優(yōu)先進(jìn)行讀寫(xiě)操作，而對(duì)另一個(gè)被延遲的端口置 BUSY標(biāo)志(BUSY變?yōu)榈碗娖?)，即暫時(shí)關(guān)閉此端口。 51 并行存儲(chǔ)器有沖突讀寫(xiě)控制判斷方法(1)如果地址匹配且在 CE之前有效，片上的控制邏輯在 CEL和 CER之間進(jìn)行判斷來(lái)選擇端口(CE判斷 )。(2)如果 CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進(jìn)行判斷來(lái)選擇端口 (地址有效判斷 )。 無(wú)論采用哪種判斷方式，延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口，而當(dāng)允許存取的端口完成操作時(shí)，延遲端口 BUSY標(biāo)志才進(jìn)行復(fù)位而打開(kāi)此端口。 5253 并行存儲(chǔ)器二、多模塊交叉存儲(chǔ)器： 一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在各模塊中如何安排，有兩種方式：一種是順序方式，一種是交叉方式 54 并行存儲(chǔ)器l 假設(shè)有 n個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為 m個(gè)存儲(chǔ)單元l 順序方式：每個(gè)存儲(chǔ)體內(nèi)的地址片 選，存儲(chǔ)體選擇55 并行存儲(chǔ)器順序方式[例 ]M0－ M3共四個(gè)模塊，則每個(gè)模塊 8個(gè)字順序方式： M0： 0—7 M1： 8－ 15 M2： 16－ 23 M3： 24－ 31l 5位地址組織如下： X X X X Xl 高位選模塊，低位選塊內(nèi)地址l 特點(diǎn)：某個(gè)模塊進(jìn)行存取時(shí)，其他模塊不工作，優(yōu)點(diǎn)是某一模塊出現(xiàn)故障時(shí)，其他模塊可以照常工作，通過(guò)增添模塊來(lái)擴(kuò)充存儲(chǔ)器容量比較方便。缺點(diǎn)是各模塊串行工作，存儲(chǔ)器的帶寬受到了限制。56 并行存儲(chǔ)器交叉方式l （可以實(shí)現(xiàn)多模塊流水式并行存?。┟總€(gè)存儲(chǔ)體內(nèi)的地址片 選，存儲(chǔ)體選擇57 并行存儲(chǔ)器