存儲(chǔ)器原理與接口ppt課件(編輯修改稿)
2025-02-01 09:50 本頁面
【文章內(nèi)容簡介】 靠性是用平均故障間隔時(shí)間來衡量（ MTBF, Mean Time Between Failures） 功耗 功耗通常是指每個(gè)存儲(chǔ)元消耗功率的大小 二、主存儲(chǔ)器的基本組成 MOS型器件構(gòu)成的 RAM，分為靜態(tài)和動(dòng)態(tài) RAM兩種，靜態(tài) RAM通常有 6管構(gòu)成的觸發(fā)器作為基本存儲(chǔ)電路靜態(tài)存儲(chǔ)單元，動(dòng)態(tài) RAM通常用單管組成基本存儲(chǔ)電路。 1 、靜態(tài)存儲(chǔ)單元 （ 2）動(dòng)態(tài)存儲(chǔ)單元 （ 3）、結(jié)構(gòu) ? 地址譯碼 ? 輸入輸出控制 ? 存儲(chǔ)體 地址線 控制線 數(shù)據(jù)線 存儲(chǔ)體 譯碼器 輸入輸出控制 單譯碼結(jié)構(gòu) 地址譯碼器：接收來自 CPU的 n位地址，經(jīng)譯碼后產(chǎn)生 2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對片內(nèi)存儲(chǔ)單元的選址。 控制邏輯電路：接收片選信號(hào) CS及來自 CPU的讀/寫控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫入 (雙向 )。 存儲(chǔ)體：是存儲(chǔ)芯片的主體，由基本存儲(chǔ)元按照一定的排列規(guī)律構(gòu)成。 譯碼器 譯碼器 矩陣譯碼電路 行線 列線 地址線 地址線 一 、 8086CPU的管腳及功能 8086是 16位 CPU。它采用高性能的 N—溝道，耗盡型負(fù)載的硅柵工藝 (HMOS)制造。由于受當(dāng)時(shí)制造工藝的限制，部分管腳采用了分時(shí)復(fù)用的方式，構(gòu)成了 40條管腳的雙列直插式封裝 、 8086CPU總線產(chǎn)生 二、 8086的兩種工作方式 最小模式： 系統(tǒng)中只有 8086一個(gè)處理器，所有的控 制信號(hào)都是由 8086CPU產(chǎn)生。 最大模式： 系統(tǒng)中可包含一個(gè)以上的處理器，比如 包含協(xié)處理器 8087。在系統(tǒng)規(guī)模比較大 的情況下，系統(tǒng)控制信號(hào)不是由 8086直 接產(chǎn)生，而是通過與 8086配套的總線控 制器等形成。 三、最小模式下 8086CPU總線產(chǎn)生 （一）、地址線、數(shù)據(jù)線產(chǎn)生 相關(guān)信號(hào)線及芯片 AD15～ AD0 (Address Data Bus)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1