存儲器設(shè)計ppt課件(編輯修改稿)
2025-05-30 22:10 本頁面
【文章內(nèi)容簡介】 BL2 開式位線－每根字線只穿過SA的一側(cè)的位線，耦合噪聲影響大 折疊位線－每根字線穿過 SA的兩側(cè)的位線，使耦合噪聲成為共模信號，減少耦合噪聲影響 26 Department of Microelectronics, PKU， Xiaoyan Liu 總體結(jié)構(gòu) 行 Row（字線 WL）、列 column（位線 BL）的地址線公用，分時送入。 減少封裝管腳數(shù) 地址緩沖器 行、列譯碼器 SA 存儲單元 數(shù)據(jù)輸入、輸出緩沖器 時鐘及控制電路 27 Department of Microelectronics, PKU， Xiaoyan Liu 分時送地址 RAS控制行地址輸入， CAS控制列地址輸入，先送行地址 DRAM的速度主要由讀信號的時間決定 28 Department of Microelectronics, PKU， Xiaoyan Liu DRAM單元及其控制電路的結(jié)構(gòu) 包括半 VDD、折疊位線、靈敏放大器 29 Department of Microelectronics, PKU， Xiaoyan Liu DRAM的工作模式 根據(jù)工作時對時鐘的依賴關(guān)系分 異步模式 asynchronous mode DRAM 的讀寫操作由控制信號 RAS、 CAS控制。速度較慢 同步模式 synchronous mode DRAM 的讀寫操作由時鐘控制，控制信號RAS、 CAS起觸發(fā)的作用。能夠提高速度 異步模式 Single bit read SBR Page mode FPM (fast)快速翻頁尋址模式 利用 RAS和 CAS信號對第 1位尋址后，后續(xù)尋址采用觸發(fā) CAS信號，改變列地址尋址 25MHz, 16M Extended dataout EDO擴展數(shù)據(jù)輸出模式 使數(shù)據(jù)有效時間延長的工作模式，即在 CAS信號預(yù)充期間數(shù)據(jù)信號仍保持有效,50MHz, 1664M RAS CAS address RA1 CA1 RA2 CA2 data1 data2 data SBR DRAM在RAS變低后開始操作 RAS CAS address RA1 CA1 CA2 data1 data2 data FPM 利用 RAS和CAS信號對第 1位尋址后，后續(xù)尋址采用觸發(fā) CAS信號，改變列地址尋址 RAS CAS address RA1 CA1 CA2 data1 data2 data EDO 使數(shù)據(jù)有效時間延長，即在 CAS信號預(yù)充期間數(shù)據(jù)信號仍保持有效，為外部電路留時間 同步模式 synchronous mode DRAM 的讀寫操作由時鐘控制，控制信號 RAS、 CAS起觸發(fā)的作用。利用系統(tǒng)時鐘發(fā)送數(shù)據(jù) 同步模式 DDR Dual data rate 32 Department of Microelectronics, PKU， Xiaoyan Liu DRAM的刷新 DRAM的泄漏電流 由于 pn結(jié)有泄漏，所存信息不能長期穩(wěn)定保存，一般要求保持時間內(nèi)，所存高電平下降不小于 20％，否則刷新。 利用讀操作時， SA的再生功能，對所有的 DRAM單元讀一遍。 33 Department of Microelectronics, PKU， Xiaoyan Liu 刷新 封鎖輸入地址信號、讀寫信號，內(nèi)部控制下逐行讀 用刷新周期數(shù) /刷新間隔時間描述 同步刷新 異步刷新 34 Department of Microelectronics, PKU， Xiaoyan Liu DRAM的外圍電路 譯碼電路 地址緩沖器 行、列譯碼器 數(shù)據(jù)輸入、輸出緩沖器 時鐘及控制電路 對輸入的 N位地址進行譯碼，決定所選擇的單元位置。 如 10位行地址，可選擇 1024個字線 WL(0) = !A9!A8!A7!A6!A5!A4!A3!A2!A1!A0 … WL(1024) = A9A8A7A6A5A4A3A2A1A0 利用與非門 35 Department of Microelectronics, PKU， Xiaoyan Liu !A0 A0 !A1 A1 WL0 precharge WL1 WL2 WL3 動態(tài)譯碼器 36 Department of Microelectronics, PKU， Xiaoyan Liu 分級譯碼 分級譯碼、字線電平位移 前級行譯碼 分組進行 主行譯碼 動態(tài) CMOS 字線驅(qū)動 電平位移 利用自舉電路抬高至 Vpp 38 Department of Microelectronics, PKU， Xiaoyan Liu 由于寫 1時有閾值損失，需要采取措施抬高字線電平 對電容充電使一端到 Vdd
教學課件相關(guān)推薦
鄂ICP備17016276號-1