【文章內容簡介】 116芯片 ? TMS4116是由單管動態(tài) MOS存儲單元電路構成的動態(tài) RAM芯片。 ? 容量為 16k 1位。 ? 16k的存儲器應有 14根地址線，為了節(jié)省引腳，該芯片只使用 7根地址線 A6～ A0，采用 分時復用技術 ，分兩次把 14位地址送入芯片。 ? 行地址選通信號 RAS ：用于將低 7位地址 A6～ A0打入行地址緩沖器鎖存。 ? 列地址選通信號 CAS ：用于將高 7位地址 A13～A7，打入列地址緩沖器鎖存。 RASCAS2022/5/31 70 V SS CA S D O U T A 6 A 5 A 4 A 3 V CC V BB D IN WE RA S A 0 A 2 A 1 V DD A 0 ~A 6 地址 V DD + 1 2 V V CC + 5 V V BB 5V V SS 地 D IN 數(shù)據(jù)輸入端 D O U T 數(shù)據(jù)輸出端 W E 寫允許 RA S 行地址選通 CA S 列地址選通 TMS4116的外部引腳 2022/5/31 71 時序與控制 R / w R A S A 0 ~A 6 D IN D OUT 數(shù)據(jù)輸入 寄存器 I / O 緩沖器 數(shù)據(jù)輸出 寄存器 64 128 存儲陣列 64 128 存儲陣列 列譯碼器 列譯碼器 128 個 讀出再生放大器 行譯碼器 行譯碼器 讀寫 控制 行地址緩存器 列地址緩存器 C A S TMS4116的內部邏輯結構 2022/5/31 72 ? 16k 1位共 16384個單管 MOS存儲單元電路，排列成 128 128的陣列，并將其分為兩組，每組為 64行 128列。 ? 每根行選擇線控制 128個存儲電路的字線。列選擇線控制讀出再生放大器與 I/O緩沖器的接通，控制數(shù)據(jù)的讀出或寫入。 ? 每一根列選擇線控制一個讀出再生放大器，128列共有 128個讀生再生放大器，一列中的128個存儲電路分為兩組，每 64個存儲電路為一組，兩組存儲電路的位線分別接入讀出再生放大器的兩端。 2022/5/31 73 TMS4116的存儲陣列結構 列選 1 列選 2 列選 128 讀出再生 放大器 輸入 輸出 I / O 緩沖器 DIN D O U T 行 選 65 行 選 66 行 選 128 行 選 2 行 選 1 64 行地址選擇 64 行地址選擇 C C C 讀出再生 放大器 讀出再生 放大器 一 行 為 128 個 存 儲 元 件 128 列 地 址 選 擇 2022/5/31 74 ? 行地址經行地址譯碼選中某一根行線有效，接通此行上的 128個存儲電路中的 MOS管，使電容所存信息分別送到 128個讀出再生放大器放大。同時，經放大后的信息又回送到原電路進行重寫，使信息再生。 ? 列地址經列地址譯碼選中某根列線有效，接通相應的列控制門，將該列上讀出放大器輸出的信息送入 I/O緩沖器，經數(shù)據(jù)輸出寄存器通過數(shù)據(jù)輸出引腳 DOUT輸出到系統(tǒng)數(shù)據(jù)總線上。 TMS4116的讀出 2022/5/31 75 TMS4116的寫入 ? 首先將要寫入的信息通過數(shù)據(jù)輸入引腳 DIN經由數(shù)據(jù)輸入寄存器、 I/O緩沖器送入被選列的讀出再生放大器中，然后再寫入行、列同時被選中的存儲單元。 ? 為寫允許控制線 ? 為高電平，讀出； 為低電平，寫入。 ? TMS4116芯片沒有專門設置選片信號，一般用 信號兼做選片控制信號。 ? 只有當 有效（低電平）時，芯片才工作。 WEWE WERASRAS2022/5/31 76 TMS4116的刷新 ? 當某個存儲單元被選中進行讀 /寫操作時，該單元所在行的其余 127個存儲電路也將自動進行一次讀出再生操作，即完成一次刷新操作。 ? TMS4116的刷新是按行進行的，每次只加行地址，不加列地址，即可實現(xiàn)被選行上的所有存儲電路的刷新。即一次可以刷新 128個存儲單元電路。 2022/5/31 77 TMS4116的 讀出再生放大器電路 行選 65 XW2 T2 V CS Ф1 Ф2 T4 T3 W1 T5 W2 T7 C T1 CS XW1 T6 C 行選 64 2022/5/31 78 ? 放大器由 T T T T4組成， T T7與 Cs是兩個預選單元，由 XW1與 XW2控制。 ? 讀寫前 ，先使兩個預選單元中的電容 Cs預充電到 0與 1電平的中間值，并使控制信號 φ 1＝ 0，φ 2＝ 1，使 T T4截止， T5導通，使讀出放大器兩端 Wl、 W2處于相同電位。 2022/5/31 79 ? 讀出 ? 先使 φ 2＝ 0， T5截止。放大器處于不穩(wěn)定平衡狀態(tài)。這時使 φ 1＝ 1， T T4導通， T T T T4構成雙穩(wěn)態(tài)觸發(fā)器，其穩(wěn)定狀態(tài)取決于 W W2兩點電位。 ? 設選中的行選擇線處于讀出放大器右側（如行65），同時使處于讀出放大器另一側的預選單元選擇線有效（如 XW1＝ 1）。這樣，在放大器兩側的位線 W1和 W2上將有不同電位： ? 預選單元側具有 0與 1電平的中間值 ? 被選行側具有所存信息的電平值 0或 1。 2022/5/31 80 ? 若選中存儲電路原存 “ 1”，則 W2電位高于 W1的電位。使 T1導通， T2截止，因而 W2端輸出高電平，經 I/O緩沖器輸出 “ 1”信息，并且 W2的高電平使被選存儲電路的電容充電，實現(xiàn)信息再生。 ? 若選中存儲電路原存 “ 0”，則 W2電位低于 W1的電位。使 T1截止， T2導通，因而 W2端輸出低電平，經 I/O緩沖器輸出 “ 0”信息，并回送到原電路，使信息再生。 2022/5/31 81 ? 寫入 ? 在 T T4開始導通的同時，將待寫信息加到 W2上。 ? 寫 1： W2加高電平，將被選電路的存儲電容充電為有電荷，實現(xiàn)寫 “ 1”。 ? 寫 0： W2為低電平，使被選電路的存儲電容放電為無電荷，實現(xiàn)寫 “ 0”。 2022/5/31 82 TMS4116芯片的讀、寫周期時序 ? 在讀周期中，行地址必須在 RAS有效前有效，列地址必須在 CAS有效前有效，并且在 CAS到來之前， WE必須為高電平，并保持到 CAS結束之后。 ? 在寫周期中，當 WE有效之后，所加的 DIN信號必須保持到 CAS變?yōu)榈碗娖街?，RAS、 CAS和 WE全部有效時，將 DIN數(shù)據(jù)寫入被選的存儲單元。 2022/5/31 83 讀周期（列選通下降沿觸發(fā)） 2022/5/31 84 寫周期（列選通下降沿觸發(fā)） 2022/5/31 85 5) 動態(tài)存儲器的刷新方式 ? 因為電容電荷的泄放會引起信息的丟失，所以動態(tài) MOS存儲器每隔一定時間需進行一次刷新操作。 ? 刷新的間隔時間主要由電容電荷泄放速度決定。 ? ① 刷新最大周期 （刷新最大間隔） ? 設存儲電容為 C，其兩端電壓為 u， 電荷 Q＝ C?u，則泄漏電流 I 為： tuCtQI??????2022/5/31 86 ? 所以泄漏時間為 ? Δu：電容兩端的電壓變化 ? I：泄露電流 ? C：存儲電容 ? 例如設某動態(tài) MOS元件的 C＝ ， 當 I＝ ，電壓變化 Δu＝ 1V時，信息將丟失。則 泄漏時間 Δt為： ? 說明該動態(tài) MOS元件每隔 2ms必須刷新一次， ? Δt就是刷新最大周期（刷新最大間隔）。 IuCt ???2 m s100 . 10t 912 ?????? ? 1102.2022/5/31 87 ? 動態(tài)存儲器芯片的刷新均是 按行刷新 。 ? 例如，對于 16K的 4116芯片，存儲體排成128 128陣列。刷新時，共需要刷新 128行。每次由刷新地址計數(shù)器給出刷新的行地址，每刷新一行，刷新地址計數(shù)器加 1。 2022/5/31 88 ? ② 動態(tài)存儲器的刷新方式 當主存需要刷新時， CPU不能訪存，所以要盡可能讓刷新時間少占用 CPU時間。 ? A. 集中式刷新 按照存儲器芯片容量的大小集中安排刷新操作的時間段，在此時間段內對芯片內所有的存儲單元電路執(zhí)行刷新操作。 ? CPU的 “ 死區(qū) ” 在刷新操作期間，禁止 CPU對存儲器進行正常 讀 /寫的訪問操作，稱這段時間為 CPU的 “ 死區(qū) ” 。 2022/5/31 89 ? 例如，設 16k 1位芯片的存儲矩陣為 128 128。存儲器的刷新最大周期為 2ms，存儲器的存取周期為 500ns，一次刷新操作可同時刷新 128個存儲單元電路。 ? 因為存儲矩陣為 128 128，所以對芯片內的所有存儲單元電路全部刷新一遍需要 128個存取周期。因此在 2ms內，必須留出 128個周期專用于刷新。 ? 因為存儲器的存取周期為 500ns，所以在 2ms內需要有 500 128＝ 64181。s專門用于刷新操作，其余 1936181。s可用于正常的存儲器讀寫操作。 2022/5/31 90 ? 集中式刷新的優(yōu)點 系統(tǒng)的存取周期不受刷新工作的影響，讀寫操作和刷新工作在最大刷新周期內分開進行，控制簡單。 ? 集中式刷新的缺點 在 “ 死區(qū) ” 內 CPU必須停止訪存操作， CPU利用率低。 讀寫操作 刷新 64 μ s 1936 μ s 2022 μ s 2022/5/31 91 ? B. 分散式刷新 定義系統(tǒng)對存儲器的存取周期是存儲器本身的存取周期的兩倍。再把系統(tǒng)的存取周期平均分為兩個操作階段，前一個階段用于對存儲器的正常訪問，后一個階段用于刷新操作，每次刷新一行。 ? 分散式刷新的優(yōu)點：沒有 “ 死區(qū) ” ，每一系統(tǒng)周期都可進行讀 /寫操作。 ? 分散式刷新的缺點：沒有充分利用所允許的最大刷新間隔 (2ms)，且刷新過于頻繁，人為降低了存儲器的速度。 2022/5/31 92 ? 以 128 128陣列、存取周期為 500ns的存儲器芯片為例。采用分散式刷新時，系統(tǒng)總線周期為存取周期的兩倍，即 1181。s。這樣每隔 128181。s就可以將存儲器全部刷新一遍。 刷新 刷新 刷新 刷新 讀 / 寫 讀 / 寫 讀 / 寫 讀 / 寫 存取周期 系統(tǒng)周期 刷新間隔 2022/5/31 93 ? C. 異步式刷新 ? 異步式刷新是前兩種刷新方式的折衷。其思想是充分利用最大刷新間隔，每隔一段時間刷新一行。 ? 以 128 128陣列、存取周期為 500ns，刷新最大周期為 2ms的存儲器芯片為例。 ? 因為要求在 2ms內將所有 128行都刷新一遍，所以只要每隔 2ms/128＝ 。 ? 取兩次刷新的間隔時間為周期的整數(shù)，可使存儲器每隔 ，一次刷新一行。 ? 這樣在 ，前 15181。s即 30個存取周期用于讀/寫操作，后 。 2022/5/31 94 ? 異步式刷新既充分利用了 2ms的最大刷新間隔，保持了存儲系統(tǒng)的高速性，又大大縮短了主機的“ 死區(qū) ” ，所以是一種最常用的刷新方式。 2 ms （ 128 行全部刷新一遍） 讀 / 寫 讀 / 寫 刷新 刷新 15 μ s μ s 2022/5/31 95 ? D. 透明式刷新 利用 CPU不訪存操作時主存的空閑時間進行刷新。 ? 透明式刷新方式的優(yōu)點：完全消除了“ 死區(qū) ” 。 ? 透明式刷新方式的缺點：較難控制何時能夠進行刷新，刷新控制電路極其復雜。 2022/5/31 96 半導體存儲器的組成 ? 由于一塊存儲器芯片的容量總是有限的，因此一個存儲器總是由一定數(shù)量的存儲器芯片構成。 ? 要組成一個主存儲器，需要考慮的問題： ? ① 如何選擇芯片 ? 根據(jù)存取速度、存儲容量、電源 電壓、功耗及成本等方面的要求進行芯片的選擇。