[工學(xué)]第5章_存儲(chǔ)器系統(tǒng)(編輯修改稿)
2025-04-18 09:04 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 MEMR MEMW D0~D7 SRAM6264 A0 A12 WE +5V CS1 A19 A17 A15 A14 A13 amp。 amp。 32 X X X X A12 ? ? ? ? ? ? A0 1 X 1 X 1 1 1 A19 A18 A17 A16 A15 A14 A13 四個(gè)地址范圍指向同一 個(gè)存儲(chǔ)器空間 部分地址譯碼的特點(diǎn)： 電路簡(jiǎn)單，但地址重復(fù)嚴(yán)重， 占用地址范圍多，適用于存儲(chǔ)器芯片較少的場(chǎng)合。 AE000H~AFFFFH BE000H~BFFFFH EE000H~EFFFFH FE000H~FFFFFH CS1 A19 A17 A15 A14 A13 amp。 33 例題 1： 使用 SRAM6116芯片，設(shè)計(jì) 4KB的 RAM存儲(chǔ)器系統(tǒng)，其地址為 78000H78FFFH。 ? 6116存儲(chǔ)容量為 2KB*8， ? 4KB存儲(chǔ)器因此需要 2片 6116。 34 SRAM6116 MEMR D0~D7 A0 A10 MEMW D0~D7 A0 A10 MEMW MEMR D0~D7 A0 OE A10 R/W CS D0~D7 A0 OE A10 CS R/W A19 A18 A17 A16 A15 A14 A12 amp。 B A G2B G1 G2A C ≥1 amp。 Y0 Y1 LS138 A13 A11 35 X X X A10 ? ? ? A0 0 1 1 1 1 0 0 0 0 A19 A18 A17 A16 A15 A14 A13A12A11 Y0： 0 1 1 1 1 0 0 0 1 A19 A18 A17 A16 A15 A14 A13A12A11 Y1： 78000H ? 787FFH X X X A10 ? ? ? A0 0 1 1 1 1 0 0 0 1 A19 A18 A17 A16 A15 A14 A13A12A11 78800H ? 78FFFH 0 1 1 1 1 0 0 0 0 A19 A18 A17 A16 A15 A14 A13A12A11 A19 A18 A17 A16 A15 A14 A12 amp。 B A G2B G1 G2A C ≥1 amp。 Y0 Y1 LS138 A13 A11 36 例題 2： 使用 SRAM8256芯片，設(shè)計(jì) 1MB的 RAM存儲(chǔ)器系統(tǒng)，其地址為 00000HFFFFFH。 ? 8256存儲(chǔ)容量為 256KB*8， ? 1MB存儲(chǔ)器因此需要 4片8256。 37 四片存儲(chǔ)器的空 間分別為： 00： 00000H—3FFFFH 01： 40000H—7FFFFH 10： 80000H—BFFFFH 11： C0000H—FFFFFH A19 A18 XX XXXX XXXX XXXX A19A18 圖 514 8256連接應(yīng)用圖 MSM8256 CS D0~D7 A0 A17 MEMW MEMR D0~D7 A0 A10 OE R/W CS MEMR MSM8256 CS D0~D7 A0 A10 OE R/W CS D0~D7 A0 A17 MEMW MSM8256 A19 A18 amp。 B A G2B G1 G2A C amp。 Y0 LS138 Y2 Y3 Y1 38 常用的 SRAM有 6116（ 2K*8）、 6264（ 8K*8）、 628128（ 16K*8）、 62256（ 32K*8） 等。 上述存儲(chǔ)器容量不同，芯片管腳數(shù)可能不同。 但主要區(qū)別在地址線的數(shù)目不同，其他控制信 號(hào)一樣。 39 三、動(dòng)態(tài)隨機(jī)存儲(chǔ)器 動(dòng)態(tài)隨機(jī)存儲(chǔ)器集成度高、價(jià)格低，應(yīng)用于微 機(jī)內(nèi)存條等場(chǎng)合。 40 2164為 64K*1的DRAM芯片 ? A0 – A7： 8條地址輸入線。 將地址分兩次輸入到芯片中，分別稱為 行地址 和 列地址。 分別鎖存在 行地址 和 列地址鎖存寄存器中。 ? RAS： 行地址鎖存信號(hào) ? CAS： 列地址鎖存信號(hào) ? DIN、 DOUT： 芯片的數(shù)據(jù)輸入、 輸出線。 ? WE： 低電平時(shí)，為寫入。高電平時(shí)為讀出。 41 DRAM的工作過(guò)程 圖 517 DRAM2164的數(shù)據(jù)讀出時(shí)序圖 圖 518 DRAM2164的數(shù)據(jù)寫入時(shí)序圖 行地址 列地址 有效讀出數(shù)據(jù) RAS CAS WE=1 DOUT 行地址 列地址 有效寫入數(shù)據(jù) RAS CAS WE DIN 42 DRAM的刷新周期為 2– 8ms。因此需要專用的刷新電路 。 刷新時(shí)禁止進(jìn)行讀寫操作。 519 DRAM芯片的刷新時(shí)序 行地址 RAS CAS=1 43 （一）存儲(chǔ)矩陣排列的兩種結(jié)構(gòu)： 字節(jié)結(jié)構(gòu)方式 ： 每個(gè)存儲(chǔ)單元存放一個(gè)字節(jié)，每個(gè)字節(jié)包含 8位二進(jìn)制信息。常用 N*8形式描述。如ROM存儲(chǔ)器 2732，其容量為 4K*8 位。 位結(jié)構(gòu)方式 ： 每個(gè)存儲(chǔ)單元存放一個(gè)或幾個(gè)二進(jìn)制位。如 SRAM存儲(chǔ)器 2114，其容量為 1K*4位 ，動(dòng)態(tài)存儲(chǔ)器 2164容量為 64K*1位等。 四、 存儲(chǔ)器擴(kuò)展 44 （二）存儲(chǔ)器的位擴(kuò)展、字?jǐn)U展、位字?jǐn)U展 保證兩片同時(shí)選中，一次讀寫一個(gè)字節(jié)，每一個(gè)字節(jié)的 8位分為兩個(gè) 4位，存在兩個(gè)芯片中。 ? 若用 2114（ 1K 4 bit） 組成 1K內(nèi)存（ 1K 8 bit） 位擴(kuò)展 D2 D3 D0 D1 D4 D5 D6 D7 D0 D1 D2 D3 D0 D1 D2 D3 2114 A0 A9 A0 A9 ... ... CS WR 2114 RD 45 地址總線 AB A0~A7 A15~A8 A0~A7 64Kb D6 WE RAS CAS A0~A7 A15~A8 A0~A7 64Kb D0 WE RAS CAS WE RAS CAS 數(shù)據(jù)總線 DB 8位數(shù)據(jù)線 522 用 8個(gè) 2164的數(shù)據(jù)線構(gòu)成容量為 64KB的存儲(chǔ)器 64KB 行選 列選 MEMW A0~A7 A15~A8 A0~A7 64Kb D7 WE RAS CAS 46 保證兩片的地址連續(xù) , 若第一片 : 0000H ~ 1FFFH， 第二片 :2022H ~ 3FFFH共 16 K ? 若用 6264(8K 8bit)組成 16 K內(nèi)存 字?jǐn)U展 D0 ~ D7 D0 ~ D7 6264 8K 6264 8K 譯碼電路 A0 A12 A0 A12 ... ... CS0 CS1 數(shù)據(jù)總線 47 數(shù)據(jù)總線D B地址總線A BGG 2AG 2BCBA7 4 L S 1 3 8M E M WM E M RA 19A 18A 17A 16Y 2Y 3amp。WEORCSWEORCSY 3M E M W6 4 K x 8D 0 D 7～A 0 A 15～ A 0 A 15～D 0 D 7～6 4 K x 8M E M R?用兩片 64K 8位的 SRAM芯片構(gòu)成容量為 128KB的存儲(chǔ)器。 兩片芯片的地址范圍分別為： 20220H～ 2FFFFH和30000H～ 3FFFFH。 48 . 若用 4K 1bit的 DRAM組成 16K?8內(nèi)存 位字?jǐn)U展 CS0 WR/RD CS1 CS2 CS3
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1