【文章內(nèi)容簡介】 CPU的讀數(shù)操作就失效。 2022/3/13 66 ? ⑵ 寫周期 ? 要使數(shù)據(jù)總線上的信息能夠可靠地寫入存儲器，必須要求片選 CS 和寫命令 WE 信號都為低。其相 “ 與 ” 的寬度至少應(yīng)為 tW ? 寫數(shù)時間 tW：片選 CS 和寫命令 WE 信號均為低的時間。 ? 滯后時間 tAW：在有效寫入數(shù)據(jù)出現(xiàn)前， RAM的數(shù)據(jù)線上存在著前一時刻的數(shù)據(jù) DOUT，故在地址線發(fā)生變化后， CS 、 WE 均需滯后 tAW才能有效，以避免將無效數(shù)據(jù)寫入到 RAM中。 ? 寫恢復(fù)時間 tWR： WE 變?yōu)楦唠娖胶?，需再?jīng)過 tWR時間，地址信號才允許改變。 ? 為了保證有效數(shù)據(jù)的可靠地寫入，地址有效的時間至少應(yīng)為 tAW＋ tW＋ tWR。 CS WECS WECS WEWE2022/3/13 67 ? 寫周期 tWC：對芯片進(jìn)行連續(xù)兩次寫操作的最小間隔時間。 tWC＝ tAW＋ tW＋ tWR ? 為保證數(shù)據(jù)可靠寫入， CPU送至 RAM的寫入數(shù)據(jù) DIN必須在 CS 、 WE 失效前的 tDW時刻出現(xiàn)，并延續(xù)一段時間 tDH（此刻地址線仍有效， tWR＞ tDH）。 CS WE 2022/3/13 68 ? 例： SRAM的寫入時序圖。其中 R/W是讀 /寫命令控制線，當(dāng) R/W線為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出圖中寫入時序中的錯誤，并畫出正確的寫入時序圖。 ? ? 2022/3/13 69 ? 解：寫入存儲器的時序信號必須同步。通常，當(dāng) R/W線加負(fù)脈沖時，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。當(dāng) R/W線達(dá)到低電平時，數(shù)據(jù)立即被存儲。因此，當(dāng)R/W線處于低電平時，如果數(shù)據(jù)線改變了數(shù)值，那么存儲器將存儲新的數(shù)據(jù)⑤。同樣，當(dāng) R/W線處于低電平時地址線如果發(fā)生了變化，那么同樣數(shù)據(jù)將存儲到新的地址②或③。 2022/3/13 70 2） TMS4116芯片 ? TMS4116是由單管動態(tài) MOS存儲單元電路構(gòu)成的隨機(jī)存取存儲器芯片。 ? 容量為 16k 1位。 ? 16k的存儲器應(yīng)有 14根地址線，為了節(jié)省引腳，該芯片只使用 7根地址線 A6～ A0，采用分時復(fù)用技術(shù)，分兩次把 14位地址送入芯片。 ? 行地址選通信號 RAS ：用于將低 7位地址 A6～A0打入行地址緩沖器鎖存。 ? 列地址選通信號 CAS ：用于將高 7位地址 A13～A7，打入列地址緩沖器鎖存。 RASCAS2022/3/13 71 2022/3/13 72 ? 16k 1位共 16384個單管 MOS存儲單元電路，排列成 128 128的陣列，并將其分為兩組，每組為 64行 128列。 ? 每根行選擇線控制 128個存儲電路的字線。列選擇線控制讀出再生放大器與 I/O緩沖器的接通，控制數(shù)據(jù)的讀出或?qū)懭搿? ? 每一根列選擇線控制一個讀出再生放大器，128列共有 128個讀生再生放大器，一列中的128個存儲電路分為兩組，每 64個存儲電路為一組，兩組存儲電路的位線分別接入讀出再生放大器的兩端。 2022/3/13 73 2022/3/13 74 ? 存儲器的讀出 ? 行地址經(jīng)行地址譯碼選中某一根行線有效，接通此行上的 128個存儲電路中的 MOS管，使電容所存信息分別送到 128個讀出再生放大器放大。同時，經(jīng)放大后的信息又回送到原電路進(jìn)行重寫，使信息再生。 ? 列地址經(jīng)列地址譯碼選中某根列線有效，接通相應(yīng)的列控制門，將該列上讀出放大器輸出的信息送入 I/O緩沖器，經(jīng)數(shù)據(jù)輸出寄存器輸出到數(shù)據(jù)總線上。 ? 存儲器的寫入 ? 首先將要寫入的信息由數(shù)據(jù)輸入寄存器經(jīng) I/O緩沖器送入被選列的讀出再生放大器中，然后再寫入行、列同時被選中的存儲單元。 2022/3/13 75 2022/3/13 76 TMS4116的刷新 ? 當(dāng)某個存儲單元被選中進(jìn)行讀 /寫操作時，該單元所在行的其余 127個存儲電路也將自動進(jìn)行一次讀出再生操作，即完成一次刷新操作。 ? TMS4116的刷新是按行進(jìn)行的，每次只加行地址，不加列地址，即可實現(xiàn)被選行上的所有存儲電路的刷新。即一次可以刷新 128個存儲單元電路。 2022/3/13 77 讀出再生放大器電路 2022/3/13 78 ? 放大器由 T T T T4組成， T T7與 Cs是兩個預(yù)選單元，由 XW1與 XW2控制。 ? 讀寫前 ，先使兩個預(yù)選單元中的電容 Cs預(yù)充電到 0與 1電平的中間值，并使控制信號 φ 1＝ 0， φ 2＝ 1，使 T T4截止， T5導(dǎo)通，使讀出放大器兩端 Wl、 W2處于相同電位。 2022/3/13 79 ? 讀出時 ，先使 φ 2＝ 0， T5截止。放大器處于不穩(wěn)定平衡狀態(tài)。這時使 φ 1＝ 1， T T4導(dǎo)通， T T T T4構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，其穩(wěn)定狀態(tài)取決于 W W2兩點電位。 ? 設(shè)選中的行選擇線處于讀出放大器右側(cè)（如行 65），同時使處于讀出放大器另一側(cè)的預(yù)選單元選擇線有效（如 XW1＝ 1）。這樣，在放大器兩側(cè)的位線 W1和 W2上將有不同電位： ? 預(yù)選單元側(cè)具有 0與 1電平的中間值 ? 被選行側(cè)具有所存信息的電平值 0或 1。 2022/3/13 80 ? 若選中存儲電路原存 “ 1”，則 W2電位高于 W1的電位。使 T1導(dǎo)通， T2截止，因而 W2端輸出高電平，經(jīng) I/O緩沖器輸出 “ 1”信息，并且 W2的高電平使被選存儲電路的電容充電，實現(xiàn)信息再生。 ? 若選中存儲電路原存 “ 0”，則 W2電位低于 W1的電位。使 T1截止， T2導(dǎo)通，因而 W2端輸出低電平，經(jīng) I/O緩沖器輸出 “ 0”信息，并回送到原電路，使信息再生。 2022/3/13 81 ? 寫入時 ，在 T T4開始導(dǎo)通的同時，將待寫信息加到 W2上。 ? 寫 1： W2加高平，將被選電路的存儲電容充電為有電荷，實現(xiàn)寫 1。 ? 寫 0： W2為低電平，使被選電路的存儲電容放電為無電荷，實現(xiàn)寫 0。 2022/3/13 82 4116芯片的讀、寫周期時序 ? 在讀周期中，行地址必須在 RAS有效前有效，列地址必須在 CAS有效前有效，并且在 CAS到來之前， WE必須為高電平，并保持到 CAS結(jié)束之后。 ? 在寫周期中，當(dāng) WE有效之后，所加的 DIN信號必須保持到 CAS變?yōu)榈碗娖街螅琑AS、 CAS和 WE全部有效時，將 DIN數(shù)據(jù)寫入被選的存儲單元。 2022/3/13 83 讀周期（列選通下降沿觸發(fā)） 2022/3/13 84 寫周期（列選通下降沿觸發(fā)） 2022/3/13 85 典型 RAM芯片實例 2022/3/13 86 半導(dǎo)體存儲器的組成 ? 由于一塊存儲器芯片的容量總是有限的，因此一個存儲器總是由一定數(shù)量的存儲器芯片構(gòu)成。 ? 要組成一個主存儲器，需要考慮的問題： ? ① 如何選擇芯片 ? 根據(jù)存取速度、存儲容量、電源 電壓、功耗及成本等方面的要求進(jìn)行芯片的選擇。 ? ② 所需的芯片數(shù)量： ? 2022/3/13 87 ? 例：用 2114芯片組成 32K 8位的存儲器，所需2114芯片數(shù)為： ? ③ 如何把許多芯片連接起來。 ? 通常存儲器芯片在單元數(shù)和位數(shù)方面都與實際存儲器要求有很大差距，所以需要在字方向和位方向兩個方面進(jìn)行擴(kuò)展。 2022/3/13 88 1．位擴(kuò)展 ? 當(dāng)芯片的單元數(shù)滿足存儲器單元數(shù)的要求，但單元中的位數(shù)不滿足要求時，需要進(jìn)行位擴(kuò)展。 ? 位擴(kuò)展 ： 只進(jìn)行位數(shù)擴(kuò)展（加大字長）。 ? 采用 位擴(kuò)展時， 芯片的單元數(shù)（字?jǐn)?shù)）與存儲器的單元數(shù)是一致的。 ? 位擴(kuò)展的連接方式 ： ? ① 將所有存儲器芯片的地址線、片選信號線和讀/寫控制線均對應(yīng)的并接在一起，連接到地址和控制總線的對應(yīng)位上。 ? ② 將各芯片的數(shù)據(jù)線單獨列出，分別接到數(shù)據(jù)總線的對應(yīng)位。 2022/3/13 89 ? 例：用 2114存儲器芯片構(gòu)成 1K 8位的存儲器。 ? 2114為 1K 4位的芯片，現(xiàn)存儲器要求容量為1K 8位，單元數(shù)滿足，位數(shù)不滿足，需要1K 8/1K 4＝ 2片 2114來構(gòu)成存儲器。 ? 1K 8位的存儲器共需 8根數(shù)據(jù)線 D7～ D0，兩片 2114各自的 4根數(shù)據(jù)線分別用于連接 D7～ D4和 D3～ D0。 ? 2114本身具有 10根地址線，稱為片內(nèi)地址線，與存儲器要求的 10根地址線一致，所以只要將他們并接起來即可。 ? 電路中 CPU的讀 /寫控制線（ R/W）與 2114的 WE 信號并接。 MREQ 為 CPU的訪存請求信號，作為 2114的片選信號連接到 CS 上。 2022/3/13 90 2022/3/13 91 2．字?jǐn)U展 ? 當(dāng)芯片單元中的的位數(shù)滿足存儲器位數(shù)的要求，但芯片的單元數(shù)不滿足存儲器單元數(shù)要求時，需要進(jìn)行字?jǐn)U展。 ? 字?jǐn)U展 ：僅是單元數(shù)（字?jǐn)?shù)）擴(kuò)展，而位數(shù)不變。 ? 采用 字?jǐn)U展時， 芯片單元中的位數(shù)與存儲器的數(shù)據(jù)位數(shù)是一致的。 ? 字?jǐn)U展的連接方式 ： ? ① 將所有芯片的地址線、數(shù)據(jù)線、讀 /寫控制線均對應(yīng)地并接在一起，連接到地址、數(shù)據(jù)、控制總線的對應(yīng)位上。 ? ② 由片選信號區(qū)分被選芯片。 ? 片選信號 ：通常由高位地址經(jīng)譯碼進(jìn)行控制。 ? 高位地址 ：存儲器總地址減去芯片內(nèi)部尋址的地址得到的地址。 2022/3/13 92 ? 例：用 16K 8位的存儲器芯片構(gòu)成 64K 8位的存儲器。 ? 16K 8位的芯片，可以滿足 64K 8位的存儲器數(shù)據(jù)位的要求，但不滿足單元數(shù)的要求。需要 4片 16K 8位的芯片采用字?jǐn)U充方式來構(gòu)成存儲器。 ? 64K 8位的存儲器需要 16位地址線 A15～ A0，而 16K 8位的芯片的片內(nèi)地址線為 14根，所以用 16位地址線中的低 14位A13～ A0進(jìn)行片內(nèi)尋址，高兩位地址 A1 A14用于選擇芯片，即選片尋址。 ? 設(shè)存儲器從 0000H開始連續(xù)編址，則四塊芯片的地址分配： ? 第一片地址范圍為： 0000H～ 3FFFH ? 第二片地址范圍為： 4000H～ 7FFFH ? 第三片地址范圍為： 8000H～ BFFFH ? 第四片地址范圍為： C000H～ FFFFH 2022/3/13 93 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH 第一片 01 00000000000000 01 11111111111111 4000H～ 7FFFH 第二片 10 00000000000000 10 11111111111111 8000H～ BFFFH 第三片 11 00000000000000 11 11111111111111 C000H～ FFFFH 第四片 片內(nèi)地址 片選地址 2022/3/13 94 2022/3/13 95 3．字和位同時擴(kuò)展 ? 當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿足存儲器的要求時需要進(jìn)行字和位的同時擴(kuò)展。 ? 字和位同時擴(kuò)展 ：按位擴(kuò)展和字?jǐn)U展的方法分別在位方向和字方向進(jìn)行擴(kuò)展。 ? 字和位同時擴(kuò)展的連接方式 ： ? ① 所有芯片的片內(nèi)地址線、 讀 /寫控制線均對應(yīng)地并接在一起，連接到地址和控制總線的對應(yīng)位上。 ? ② 同一地址區(qū)域內(nèi)，不同芯片的片選信號連在一起，接到片選譯碼器的同一輸出端；不同地址區(qū)域內(nèi)的芯片的片選信號分別接到片選譯碼器的不同輸出端。 2022/3/13 96 ? ③ 不同地址區(qū)域內(nèi)，同一位芯片的數(shù)據(jù)線對應(yīng)地并接在一起，連接到數(shù)據(jù)總線的對應(yīng)位上。不同位芯片的數(shù)據(jù)線分別連接到數(shù)據(jù)總線的不同位上。 2022/3/13 97 ? 例 1：用 2114芯片組成 8K 8位存儲器 ? 需用 16片 2114芯片構(gòu)成 8K 8位存儲器。 ? 16片芯片排成 8行 2列，每行按位擴(kuò)展方法連接，每列按字?jǐn)U展方法連接。 ? 存儲器地址線 A12～ A0，芯片 片內(nèi)地址 A9～ A0，高三位地址 A1 A1 A10用于選片尋址。 ? 存儲器數(shù)據(jù)線 D7～ D0，芯片 數(shù)據(jù)線 I/O3～ I/O0，兩片芯片的數(shù)據(jù)線一同構(gòu)成存儲器的 8位數(shù)據(jù)線。 （片）＝位位 1641K 88K ??2022/3/13 98 A12A11A10 A9……… A2A1A0 000 0000000000 000 1111111111 0000H～ 03FFH 第一組 001 0000000000 001 1111111111 0400H～ 07FFH 第二組 010 0