【正文】 不同的類(lèi)型。由于隨機(jī)存取存儲(chǔ)器可讀可寫(xiě) ,有時(shí)它們又被稱(chēng)為可讀寫(xiě)存儲(chǔ)器。 2022/3/13 38 ? 1) 靜態(tài) RAM ? 靜態(tài) RAM（ Static RAM, SRAM）中的每一個(gè)存儲(chǔ)單位都由一個(gè)觸發(fā)器構(gòu)成，因此可以存儲(chǔ)一個(gè)二進(jìn)制位，只要不斷電就可以保持其中存儲(chǔ)的二進(jìn)制數(shù)據(jù)不丟失。 2022/3/13 39 ? 2) 動(dòng)態(tài) RAM ? 在 1970年， Intel公司推出了世界上第一塊動(dòng)態(tài) RAM（ Dynamic RAM，DRAM）芯片，其容量為 1024位，它使用一個(gè) MOS管和一個(gè)電容來(lái)存儲(chǔ)一位二進(jìn)制信息。但由于電容本身不可避免地會(huì)產(chǎn)生漏電，因此 DRAM存儲(chǔ)器芯片需要頻繁的刷新操作，但 DRAM的存儲(chǔ)密度大大提高了。而有一類(lèi) RAM是非易失性的，稱(chēng)為非易失性 RAM（ NonVolatile RAM，NVRAM）。 2022/3/13 41 ? 為了在斷電后保存其中的內(nèi)容， NVRAM芯片使用了下面的技術(shù)： ? （ 1）它使用由 CMOS構(gòu)成的功耗極低的SRAM存儲(chǔ)單元。 ? （ 3）使用一個(gè)智能控制電路。 2022/3/13 42 ? 2. 只讀存儲(chǔ)器 ? 只讀存儲(chǔ)器的特點(diǎn)是，在系統(tǒng)斷電以后，只讀存儲(chǔ)器中所存儲(chǔ)的內(nèi)容不會(huì)丟失。只讀存儲(chǔ)器的類(lèi)型多種多樣，如可編程 ROM、紫外光擦除可編程 ROM、電擦除可編程 ROM、閃爍可擦除可編程 ROM和掩模 ROM。 2022/3/13 43 ? 1) 可編程 ROM ? 可編程 ROM（ Programmable ROM，PROM）是一種提供給用戶(hù)，把他們要寫(xiě)入的信息 “ 燒 ” 入其中的 ROM。對(duì) PROM寫(xiě)入信息需要用一個(gè)叫 ROM編程器的特殊設(shè)備來(lái)實(shí)現(xiàn)這個(gè)過(guò)程。這使得 EPROM與PROM有本質(zhì)的不同。 2022/3/13 45 ? 3) 用電實(shí)現(xiàn)擦除的 PROM ? 與 EPROM比，用電實(shí)現(xiàn)擦除的 PROM（ Electrically Erasable Programmable ROM， EEPROM）有許多優(yōu)勢(shì)。此外，使用者還可以有選擇地擦除某個(gè)具體字節(jié)單元內(nèi)的內(nèi)容，而不像 UVEPROM那樣，擦除的是整個(gè)芯片的所有內(nèi)容。從二十世紀(jì)九十年代早期開(kāi)始，閃存就成為了大受歡迎的用戶(hù)可編程存儲(chǔ)芯片。要使閃存替代硬盤(pán)，有兩個(gè)問(wèn)題必須解決，其一是成本因素，即同等容量的 “ U盤(pán) ” 價(jià)格要與同等容量的硬盤(pán)價(jià)格相差不大；其二是閃存可擦寫(xiě)的次數(shù)必須象硬盤(pán)一樣在理論上是無(wú)限的。 2022/3/13 48 隨機(jī)存取存儲(chǔ)器的結(jié)構(gòu)及工作原理 ? 1. 半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)及實(shí)例 ? 一個(gè)存儲(chǔ)單元電路存儲(chǔ)一位二進(jìn)制信息。存儲(chǔ)體一般都排列成陣列形式，所以又稱(chēng)作存儲(chǔ)陣列。 2022/3/13 49 ? 存儲(chǔ)器芯片 （ 存儲(chǔ)器組件 ） ? 把存儲(chǔ)體及其外圍電路（包括地址譯碼與驅(qū)動(dòng)電路、讀寫(xiě)放大電路及時(shí)序控制電路等 )）集成在一塊硅片上，稱(chēng)為存儲(chǔ)器芯片。 ? 半導(dǎo)體存儲(chǔ)器芯片一般有兩種結(jié)構(gòu)：字片式結(jié)構(gòu)和位片式結(jié)構(gòu)。 ? 每個(gè)存儲(chǔ)單元電路接出一根字線和兩根位線。 ? 一行中所有單元電路的字線聯(lián)在一起，接到地址譯碼器的對(duì)應(yīng)輸出端。 2022/3/13 53 ? 存儲(chǔ)體中共有 64個(gè)字，每個(gè)字為 8位，排成64 8的陣列。 ? 存儲(chǔ)體中所有存儲(chǔ)單元的相同位組成一列，一列中所有單元電路的兩根位線分別連在一起，并使用一個(gè)讀 /寫(xiě)放大電路。 2022/3/13 54 ? 讀 /寫(xiě)控制線 R/W ：控制存儲(chǔ)芯片的讀 /寫(xiě)操作。 CSCSWR/操作 0 0 寫(xiě) 0 1 讀 1 未選中 CS WR/CS2022/3/13 55 ? 字片式結(jié)構(gòu)存儲(chǔ)器芯片，由于采用單譯碼方案，有多少個(gè)存儲(chǔ)字，就有多少個(gè)譯碼驅(qū)動(dòng)電路，所需譯碼驅(qū)動(dòng)電路多。 ? 采用雙譯碼方式的存儲(chǔ)芯片即位片式結(jié)構(gòu)存儲(chǔ)器芯片 2022/3/13 56 位片式結(jié)構(gòu)的存儲(chǔ)器芯片 （ 4K 1位） 2022/3/13 57 ? 4096個(gè)存儲(chǔ)電路，排列成 64 64的陣列。將 12位地址分為 6位行地址和 6位列地址。 ? 行地址選擇線選中一行中的 64個(gè)存儲(chǔ)電路進(jìn)行讀寫(xiě)操作。 ? 每個(gè)多路轉(zhuǎn)接開(kāi)關(guān)由兩個(gè) MOS管組成，控制一列中的 64個(gè)存儲(chǔ)電路的位線與讀 /寫(xiě)電路的接通。 ? 采用雙譯碼方案，對(duì)于 4096個(gè)字只需 128個(gè)譯碼驅(qū)動(dòng)電路。 CS WR/2022/3/13 59 2. 存儲(chǔ)器芯片舉例 ? 1） Intel 2114芯片 ? Intel 2114 是 1K 4位的靜態(tài) MOS存儲(chǔ)器芯片。共 18個(gè)引腳。 ? 存儲(chǔ)體中共有 4096個(gè)六管存儲(chǔ)單元電路，排列成 64 64陣列。 A2～ A0及 A9作為 4位列地址，經(jīng)列地址譯碼器驅(qū)動(dòng) 16根列選擇線，每根列選擇線同時(shí)選中 64列中的 4列，控制 4個(gè)轉(zhuǎn)接電路，控制被選中的 4列存儲(chǔ)電路的位線與 I/O電路的接通。 4個(gè)存儲(chǔ)電路對(duì)應(yīng)一個(gè)字的 4位。 ? CS 為高電平時(shí)，輸入與輸出的三態(tài)門(mén)均關(guān)閉，不能與外部的數(shù)據(jù)總線交換信息。 CS WECSCSWEWE2022/3/13 64 2114的讀、寫(xiě)周期 ? 在與 CPU連接時(shí)， CPU的控制信號(hào)與存儲(chǔ)器的讀、寫(xiě)周期之間的配合問(wèn)題是非常重要的。 ? ⑴ 讀周期 ? 讀出時(shí)間 tA：從給出有效地址后，經(jīng)過(guò)譯碼、驅(qū)動(dòng)電路的延遲，到讀出選中單元的內(nèi)容，再經(jīng)過(guò) I/O電路延遲后，在外部數(shù)據(jù)總線上穩(wěn)定出現(xiàn)所讀數(shù)據(jù)信息所需的時(shí)間。 CS2022/3/13 65 ? 讀周期 tRC ：存儲(chǔ)芯片進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間。否則存儲(chǔ)器無(wú)法正常工作， CPU的讀數(shù)操作就失效。其相 “ 與 ” 的寬度至少應(yīng)為 tW ? 寫(xiě)數(shù)時(shí)間 tW：片選 CS 和寫(xiě)命令 WE 信號(hào)均為低的時(shí)間。 ? 寫(xiě)恢復(fù)時(shí)間 tWR： WE 變?yōu)楦唠娖胶?，需再?jīng)過(guò) tWR時(shí)間，地址信號(hào)才允許改變。 CS WECS WECS WEWE2022/3/13 67 ? 寫(xiě)周期 tWC：對(duì)芯片進(jìn)行連續(xù)兩次寫(xiě)操作的最小間隔時(shí)間。 CS WE 2022/3/13 68 ? 例： SRAM的寫(xiě)入時(shí)序圖。請(qǐng)指出圖中寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。通常，當(dāng) R/W線加負(fù)脈沖時(shí)，地址線和數(shù)據(jù)線的電平必須是穩(wěn)定的。因此，當(dāng)R/W線處于低電平時(shí)，如果數(shù)據(jù)線改變了數(shù)值，那么存儲(chǔ)器將存儲(chǔ)新的數(shù)據(jù)⑤。 2022/3/13 70 2） TMS4116芯片 ? TMS4116是由單管動(dòng)態(tài) MOS存儲(chǔ)單元電路構(gòu)成的隨機(jī)存取存儲(chǔ)器芯片。 ? 16k的存儲(chǔ)器應(yīng)有 14根地址線，為了節(jié)省引腳，該芯片只使用 7根地址線 A6～ A0，采用分時(shí)復(fù)用技術(shù)，分兩次把 14位地址送入芯片。 ? 列地址選通信號(hào) CAS ：用于將高 7位地址 A13～A7，打入列地址緩沖器鎖存。 ? 每根行選擇線控制 128個(gè)存儲(chǔ)電路的字線。 ? 每一根列選擇線控制一個(gè)讀出再生放大器，128列共有 128個(gè)讀生再生放大器，一列中的128個(gè)存儲(chǔ)電路分為兩組，每 64個(gè)存儲(chǔ)電路為一組，兩組存儲(chǔ)電路的位線分別接入讀出再生放大器的兩端。同時(shí)，經(jīng)放大后的信息又回送到原電路進(jìn)行重寫(xiě)，使信息再生。 ? 存儲(chǔ)器的寫(xiě)入 ? 首先將要寫(xiě)入的信息由數(shù)據(jù)輸入寄存器經(jīng) I/O緩沖器送入被選列的讀出再生放大器中，然后再寫(xiě)入行、列同時(shí)被選中的存儲(chǔ)單元。 ? TMS4116的刷新是按行進(jìn)行的，每次只加行地址，不加列地址，即可實(shí)現(xiàn)被選行上的所有存儲(chǔ)電路的刷新。 2022/3/13 77 讀出再生放大器電路 2022/3/13 78 ? 放大器由 T T T T4組成， T T7與 Cs是兩個(gè)預(yù)選單元，由 XW1與 XW2控制。 2022/3/13 79 ? 讀出時(shí) ，先使 φ 2＝ 0， T5截止。這時(shí)使 φ 1＝ 1， T T4導(dǎo)通， T T T T4構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，其穩(wěn)定狀態(tài)取決于 W W2兩點(diǎn)電位。這樣，在放大器兩側(cè)的位線 W1和 W2上將有不同電位： ? 預(yù)選單元側(cè)具有 0與 1電平的中間值 ? 被選行側(cè)具有所存信息的電平值 0或 1。使 T1導(dǎo)通， T2截止，因而 W2端輸出高電平，經(jīng) I/O緩沖器輸出 “ 1”信息，并且 W2的高電平使被選存儲(chǔ)電路的電容充電，實(shí)現(xiàn)信息再生。使 T1截止， T2導(dǎo)通，因而 W2端輸出低電平，經(jīng) I/O緩沖器輸出 “ 0”信息，并回送到原電路，使信息再生。 ? 寫(xiě) 1： W2加高平，將被選電路的存儲(chǔ)電容充電為有電荷，實(shí)現(xiàn)寫(xiě) 1。 2022/3/13 82 4116芯片的讀、寫(xiě)周期時(shí)序 ? 在讀周期中，行地址必須在 RAS有效前有效，列地址必須在 CAS有效前有效，并且在 CAS到來(lái)之前， WE必須為高電平，并保持到 CAS結(jié)束之后。 2022/3/13 83 讀周期（列選通下降沿觸發(fā)） 2022/3/13 84 寫(xiě)周期（列選通下降沿觸發(fā)） 2022/3/13 85 典型 RAM芯片實(shí)例 2022/3/13 86 半導(dǎo)體存儲(chǔ)器的組成 ? 由于一塊存儲(chǔ)器芯片的容量總是有限的，因此一個(gè)存儲(chǔ)器總是由一定數(shù)量的存儲(chǔ)器芯片構(gòu)成。 ? ② 所需的芯片數(shù)量： ? 2022/3/13 87 ? 例：用 2114芯片組成 32K 8位的存儲(chǔ)器，所需2114芯片數(shù)為： ? ③ 如何把許多芯片連接起來(lái)。 2022/3/13 88 1．位擴(kuò)展 ? 當(dāng)芯片的單元數(shù)滿(mǎn)足存儲(chǔ)器單元數(shù)的要求，但單元中的位數(shù)不滿(mǎn)足要求時(shí)，需要進(jìn)行位擴(kuò)展。 ? 采用 位擴(kuò)展時(shí)， 芯片的單元數(shù)（字?jǐn)?shù)）與存儲(chǔ)器的單元數(shù)是一致的。 ? ② 將各芯片的數(shù)據(jù)線單獨(dú)列出，分別接到數(shù)據(jù)總線的對(duì)應(yīng)位。 ? 2114為 1K 4位的芯片，現(xiàn)存儲(chǔ)器要求容量為1K 8位，單元數(shù)滿(mǎn)足，位數(shù)不滿(mǎn)足，需要1K 8/1K 4＝ 2片 2114來(lái)構(gòu)成存儲(chǔ)器。 ? 2114本身具有 10根地址線，稱(chēng)為片內(nèi)地址線，與存儲(chǔ)器要求的 10根地址線一致，所以只要將他們并接起來(lái)即可。 MREQ 為 CPU的訪存請(qǐng)求信號(hào)，作為 2114的片選信號(hào)連接到 CS 上。 ? 字?jǐn)U展 ：僅是單元數(shù)（字?jǐn)?shù)）擴(kuò)展，而位數(shù)不變。 ? 字?jǐn)U展的連接方式 ： ? ① 將所有芯片的地址線、數(shù)據(jù)線、讀 /寫(xiě)控制線均對(duì)應(yīng)地并接在一起，連接到地址、數(shù)據(jù)、控制總線的對(duì)應(yīng)位上。 ? 片選信號(hào) ：通常由高位地址經(jīng)譯碼進(jìn)行控制。 2022/3/13 92 ? 例：用 16K 8位的存儲(chǔ)器芯片構(gòu)成 64K 8位的存儲(chǔ)器。需要 4片 16K 8位的芯片采用字?jǐn)U充方式來(lái)構(gòu)成存儲(chǔ)器。 ? 設(shè)存儲(chǔ)器從 0000H開(kāi)始連續(xù)編址，則四塊芯片的地址分配： ? 第一片地址范圍為： 0000H～ 3FFFH ? 第二片地址范圍為： 4000H～ 7FFFH ? 第三片地址范圍為： 8000H～ BFFFH ? 第四片地址范圍為： C000H～ FFFFH 2022/3/13 93 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH 第一片 01 00000000000000 01 11111111111111 4000H～ 7FFFH 第二片 10 00000000000000 10 11111111111111 8000H～ BFFFH 第三片 11 00000000000000 11 11111111111111 C000H～ FFFFH 第四片 片內(nèi)地址 片選地址 2022/3/13 94 2022/3/13 95 3．字和位同時(shí)擴(kuò)展 ? 當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿(mǎn)足存儲(chǔ)器的要求時(shí)需要進(jìn)行字和位的同時(shí)擴(kuò)展。 ? 字和位同時(shí)擴(kuò)展的連接方式 ： ? ① 所有芯片的片內(nèi)地址線、 讀 /寫(xiě)控制線均對(duì)應(yīng)地并接在一起，連接到地址和控制總線的對(duì)應(yīng)位上。 2022/3/13 96 ? ③ 不同地址區(qū)域內(nèi)，同一位芯片的數(shù)據(jù)線對(duì)應(yīng)地并接在一起，連接到數(shù)據(jù)總線的對(duì)應(yīng)位上。 2022/3/13 97 ? 例 1：用 2114芯片組成 8K 8位存儲(chǔ)器 ? 需用 16片 2114芯片構(gòu)成 8K 8位存儲(chǔ)器。 ? 存儲(chǔ)器地址線 A12～ A0，芯片 片內(nèi)地址 A9～ A0，高三位地址 A1 A1 A10用于選片尋址。 （片）＝位位 1641K 88K ??2022/3/13 98 A12A11A10 A9……… A2A1A0 000 0000000000 000 1111111111 0000H～ 03FFH 第一組 001 0000000000 001 1111111111 0400H～ 07FFH 第二組 010 0