【正文】 2022/5/31 155 ? 直接映像是指任何一個(gè)主存塊只能復(fù)制到 Cache的某一固定塊中。 2022/5/31 154 Cache的 地址映像方式 ? 因?yàn)?CPU以主存地址訪問(wèn) Cache，所以必須把訪存時(shí)必須把主存地址變換為 Cache的實(shí)際地址。如將 Cache集成在CPU芯片內(nèi)。 ? 提高 Cache的訪問(wèn)速度的方法 ? ⑴ Cache的地址變換和數(shù)據(jù)塊的替換算法均用硬件實(shí)現(xiàn)。 2022/5/31 153 ? Cache的存在對(duì)程序員是 透明 的。然后通過(guò) CPU與主存之間的直接數(shù)據(jù)通路訪問(wèn)主存，將被訪問(wèn)字直接送給 CPU，并將包含該字的新塊裝入 Cache。 ? 若在 (Cache命中 )，通過(guò)地址變換機(jī)構(gòu)將主存塊號(hào)變換為 Cache塊地址，再根據(jù)塊內(nèi)地址，對(duì) Cache進(jìn)行存取。 0101101000100000010010 1110011100 塊號(hào) 塊內(nèi)偏移量 2022/5/31 152 ? ⑴ 當(dāng) CPU需要進(jìn)行訪存時(shí)，首先給出主存實(shí)地址。 2022/5/31 151 ? 在帶 Cache的存儲(chǔ)器中， CPU的訪存地址被分割成兩部分： ? ① 塊地址 （塊框架地址、塊號(hào)） ? 用于查找該塊在 Cache中的位置。 ? ⑵ 地址映像變換機(jī)構(gòu) ? 用于實(shí)現(xiàn)主存地址與 Cache地址轉(zhuǎn)換的部件，一般由相聯(lián)存儲(chǔ)器組成，用以記錄主存內(nèi)容存入Cache時(shí)兩者地址的對(duì)應(yīng)關(guān)系。 2022/5/31 149 Cache的基本結(jié)構(gòu)及工作原理 2022/5/31 150 ? ⑴ Cache存儲(chǔ)陣列 ? 由高速存儲(chǔ)器構(gòu)成，用于存放主存信息的副本。 ? 二級(jí)（ L2） Cache ： CPU外部由 SRAM構(gòu)成的高速緩沖存儲(chǔ)器。 ? 解： Cache的命中率： ? H＝ 2022/(2022＋ 50)≈ ? 平均訪問(wèn)時(shí)間： ? ta＝ 50＋ (1－ ) 200≈ ? 訪問(wèn)效率： ? ? %%100 .9 750e ???????2022/5/31 148 ? 利用目前的大規(guī)模集成電路技術(shù)和生產(chǎn)工藝，人們可以在 CPU芯片內(nèi)部放置一定容量的高速緩沖存儲(chǔ)器（ Cache）。 ? 設(shè)在一個(gè)程序執(zhí)行期間，訪問(wèn) Cache 的總命中次數(shù)為 Nc，訪問(wèn)主存的次數(shù)為 Nm， CPU訪問(wèn)Cache的命中率為 H，則有： mccNNNH?＝2022/5/31 145 Cache－主存系統(tǒng)的訪問(wèn)時(shí)間 ? 設(shè) Tc為 Cache命中時(shí)的訪問(wèn)時(shí)間， Tm為 Cache不命中時(shí)的主存訪問(wèn)時(shí)間， 1－ H為不命中率，Ta為 Cache－主存系統(tǒng)的平均訪問(wèn)時(shí)間，則有： ? Ta＝ H Tc＋ (1－ H) Tm 2022/5/31 146 帶 Cache存儲(chǔ)系統(tǒng)的加速比 Sp ? Cache－主存系統(tǒng)的訪問(wèn)效率 e ? ? HTT111TH1HTTTTSmcmcmamp?????? ???????? ? %100TH1HTT%100TTemccac ??????2022/5/31 147 ? 例：設(shè) CPU執(zhí)行某程序時(shí)共訪問(wèn) Cache命中 2022次，訪問(wèn)主存 50次，已知 cache的存取周期為 50ns，主存的存取周期為 200ns。 CPU需訪問(wèn)主存獲得所需內(nèi)容，并將包含所需內(nèi)容的主存塊調(diào)入 Cache中，以備下次訪問(wèn)。 ? 當(dāng) CPU欲訪問(wèn)某主存字時(shí)的兩種情況： ? ① 所需內(nèi)容已在 Cache中，稱為 CPU訪問(wèn) Cache 命中 ， CPU可直接訪問(wèn) Cache。 Cache中數(shù)據(jù)塊的大小一般為幾個(gè)～幾百個(gè)字節(jié)。 程序局部性原理 2022/5/31 139 2022/5/31 140 ? Cache是按塊進(jìn)行管理的 ? Cache和主存均被分割成大小相同的塊。 2022/5/31 138 ? CPU在一個(gè)較短的時(shí)間間隔內(nèi)，由程序產(chǎn)生的地址往往簇聚在一個(gè)很小的區(qū)域內(nèi)。 ? Cache的容量比主存小得多。得到 4組譯碼信號(hào)，與 A0、 B組成每個(gè)芯片的片選信號(hào) 。 ? 規(guī)定 14根地址線中， A0與 B組合用于控制 8位、 16位數(shù)據(jù)的存取。 ? 由于 8K 16bit的存儲(chǔ)空間需要 13根地址線，再加一根地址線用于選擇奇、偶存儲(chǔ)體，共 14根地址線，這樣存儲(chǔ)空間實(shí)際變成了 8K 2 8bit，相當(dāng)于 214 8bit。 ? ② CPU提供的控制信號(hào)有 （ 低電平有效 ） 、 （ 高電平讀 、 低電平寫 ） 等 。 ⑶ 畫出存儲(chǔ)器與 CPU的連接原理圖 。 控制位數(shù)的信號(hào) B由 CPU提供： 當(dāng) B＝ 0時(shí)訪問(wèn) 16位數(shù)據(jù)；當(dāng) B＝ 1時(shí)訪問(wèn) 8位數(shù)據(jù) 。 2022/5/31 126 ⑵ 采用 整數(shù)邊界 0000H 0008H 0010H 64位 /存儲(chǔ)周期 0020H ? ? ? ? ? ? 0018H 8 16 16 32 32 64 2022/5/31 127 整數(shù)邊界地址安排 ? 8位（ 1個(gè)字節(jié)） ? 地址碼最低位為任意值 XXXXXB ? 16位（半字） ? 地址碼最低 1位為 0 XXXX0B ? 32位（單字） ? 地址碼最低 2位為 00 XXX00B ? 64位（雙字） ? 地址碼最低 3位為 000 XX000B 2022/5/31 128 采用 整數(shù)邊界存在的問(wèn)題 ? 浪費(fèi)空間 ? 隨著半導(dǎo)體存儲(chǔ)器的擴(kuò)容，以空間換取速度勢(shì)在必行。 ? 如上圖的第 1個(gè) 16位、第 2個(gè) 32位和 64位都需兩個(gè)存儲(chǔ)周期才能完成訪問(wèn)。 ? 例如，設(shè)計(jì)算機(jī)字長(zhǎng)為 32位，一個(gè)存儲(chǔ)周期內(nèi)可傳輸 8位、 16位、 32位、 64位等不同長(zhǎng)度信息。此時(shí)， CPU要增加控制信號(hào)，控制存儲(chǔ)器傳輸不同位數(shù)的數(shù)據(jù)。采用部分譯碼法。 ? 特點(diǎn)：對(duì)譯碼電路要求相對(duì)較低，但存在重疊存儲(chǔ)區(qū)。采用全譯碼法。 ? 特點(diǎn)：芯片的地址范圍確定，連續(xù)，無(wú)重疊存儲(chǔ)區(qū)，對(duì)譯碼電路要求較高。采用線選法。 ? 特點(diǎn)：無(wú)需外加邏輯電路，但僅適用于芯片較少的場(chǎng)合。 ROM D7～ D0 A13 A0 CS DE … RAM D7～ D0 A13 A0 CS RD … WR 2022/5/31 113 ? ROM區(qū)： 16K 8位，需 1片 16K 8位 ROM芯片 ? RAM區(qū)： 32K 8位，需 2片 16K 8位 RAM芯片 ? I/O區(qū)： 16K 8位，主存不應(yīng)使用 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH ROM區(qū) 01 00000000000000 01 11111111111111 4000H～ 7FFFH I/O區(qū) 10 00000000000000 10 11111111111111 8000H～ BFFFH RAM區(qū) 1 11 00000000000000 11 11111111111111 C000H～ FFFFH RAM區(qū) 2 2022/5/31 114 ROM A13～ A0 CS DE RAM D7～ D0 A15 A14 CS RD WR RAM Y0 CS RD WR 地址譯碼器 MEMR Y2 Y3 Y1 R/W 2022/5/31 115 地址分配與片選的關(guān)系 ? 當(dāng)存儲(chǔ)器存儲(chǔ)容量大于芯片容量時(shí)需要利用 片選信號(hào) 進(jìn)行 擴(kuò)容。 （片）＝位位 841K 84K ??2022/5/31 110 A11A10 A9…… A2A1A0 00 0000000000 00 1111111111 0000H～ 03FFH 第一組 01 0000000000 01 1111111111 0400H～ 07FFH 第二組 10 0000000000 10 1111111111 0800H～ 0BFFH 第三組 11 0000000000 11 1111111111 0C00H～ 0FFFH 第四組 2022/5/31 111 CS0 CS1 CS2 CS3 片選 譯碼 1K 4 MR E Q A11 A10 A9 A8 A0 D0 D7 R /W … … 1K 4 1K 4 1K 4 1K 4 1K 4 1K 4 1K 4 2022/5/31 112 ? 例：某微機(jī)系統(tǒng)有 16根地址線， 8根數(shù)據(jù)線，地址空間安排為： 16K系統(tǒng)程序存儲(chǔ)區(qū)，用 ROM芯片，安排在地址最低區(qū)；接著留出 16K的設(shè)備地址空間；其后的 32K作為用戶程序區(qū)，采用 RAM芯片。 ? 存儲(chǔ)器地址線 A11～ A0，芯片 片內(nèi)地址 A9～ A0，高兩位地址 A1 A10用于選片尋址。 字和位同時(shí)擴(kuò)展的連接方式 2022/5/31 109 ? 例 ：用 2114芯片組成 4K 8位存儲(chǔ)器 ? 需用 8片 2114芯片構(gòu)成 4K 8位存儲(chǔ)器。 ? ③ 不同地址區(qū)域內(nèi)，同一位芯片的數(shù)據(jù)線對(duì)應(yīng)地并接在一起，連接到數(shù)據(jù)總線的對(duì)應(yīng)位上。 2022/5/31 108 ? ① 所有芯片的片內(nèi)地址線、 讀 /寫控制線均對(duì)應(yīng)地并接在一起，連接到地址和控制總線的對(duì)應(yīng)位上。 2022/5/31 104 ? 設(shè)存儲(chǔ)器從 0000H開始連續(xù)編址，則四塊芯片的地址分配： ? 第一片地址范圍為： 0000H～ 3FFFH ? 第二片地址范圍為： 4000H～ 7FFFH ? 第三片地址范圍為： 8000H～ BFFFH ? 第四片地址范圍為： C000H～ FFFFH 2022/5/31 105 A15A14 A13A12……… A2A1A0 00 00000000000000 00 11111111111111 0000H～ 3FFFH 第一片 01 00000000000000 01 11111111111111 4000H～ 7FFFH 第二片 10 00000000000000 10 11111111111111 8000H～ BFFFH 第三片 11 00000000000000 11 11111111111111 C000H～ FFFFH 第四片 片內(nèi)地址 片選地址 2022/5/31 106 CS0 CS1 CS2 CS3 片選 譯碼 16K 8 16K 8 16K 8 16K 8 MR E Q A15 A14 A13 A12 A0 D7 D6 D0 R /W … … 2022/5/31 107 3．字和位同時(shí)擴(kuò)展 ? 當(dāng)芯片的單元數(shù)和單元的數(shù)據(jù)位均不滿足存儲(chǔ)器的要求時(shí)需要進(jìn)行字和位的同時(shí)擴(kuò)展。需要 4片 16K 8位的芯片采用字?jǐn)U充方式來(lái)構(gòu)成存儲(chǔ)器。 2022/5/31 103 ? 例：用 16K 8位的存儲(chǔ)器芯片構(gòu)成 64K 8位的存儲(chǔ)器。 ? 片選信號(hào) ：通常由高位地址經(jīng)譯碼進(jìn)行控制。 2022/5/31 102 ? 字?jǐn)U展的連接方式 ： ? ① 將所有芯片的地址線、數(shù)據(jù)線、讀 /寫控制線均對(duì)應(yīng)地并接在一起，連接到地址、數(shù)據(jù)、控制總線的對(duì)應(yīng)位上。 ? 字?jǐn)U展 ：僅是單元數(shù)（字?jǐn)?shù)）擴(kuò)展，而位數(shù)不變。 MREQ 為 CPU的訪存請(qǐng)求信號(hào)，作為 2114的片選信號(hào)連接到 CS 上。 ? 2114本身具有 10根地址線，稱為 片內(nèi)地址線 ，與存儲(chǔ)器要求的 10根地址線一致，所以只要將他們并接起來(lái)即可。 ? 2114為 1K 4位的芯片，現(xiàn)存儲(chǔ)器要求容量為1K 8位，單元數(shù)滿足，位數(shù)不滿足，需要1K 8/1K 4＝ 2片 2114來(lái)構(gòu)成存儲(chǔ)器。 ? ② 將各芯片的數(shù)據(jù)線單獨(dú)列出，分別接到數(shù)據(jù)總線的對(duì)應(yīng)位。 ? 采用 位擴(kuò)展時(shí)， 芯片的單元數(shù)（字?jǐn)?shù)）與存儲(chǔ)器的單元數(shù)是一致的。 2022/5/31 98 1．位擴(kuò)展 ? 當(dāng)芯片的單元數(shù)滿足存儲(chǔ)器單元數(shù)的要求，但單元中的位數(shù)不滿足要求時(shí)，需要進(jìn)行位擴(kuò)展。 ? 要考慮 地址、數(shù)據(jù) 和 控制