mos存儲(chǔ)器ppt課件(參考版)
2025-01-17 04:15本頁(yè)面
【正文】 編程時(shí)柵加 12V，漏接 6V，源接地，電子通過雪崩效應(yīng)注入浮柵。 ? 特點(diǎn)：整個(gè)浮柵下面的 SiO2厚度只有 10nm，擦除時(shí)柵接地，源接 12V。 ? 優(yōu)點(diǎn)：擦寫次數(shù)多，使用方便 ? 缺點(diǎn)：?jiǎn)卧?2個(gè) MOS管，有浮柵延長(zhǎng)區(qū)，薄柵區(qū)工藝?yán)щy，因此集成度小，價(jià)格高。 浮柵 MOS管只完成儲(chǔ)存負(fù)電荷的功能。移走太多電荷可能會(huì)使 MOS管成為耗盡型，字線為零時(shí)也導(dǎo)通。 VGD=10V時(shí)電子進(jìn)入浮柵，擦除時(shí)VGD=10V，電子從浮柵掃向襯底。當(dāng)柵 漏加上 10V電壓時(shí)， E=109v/m，電子會(huì)由于遂道效應(yīng)穿過氧化層到達(dá)浮柵。 ? 討論： EPROM存儲(chǔ)單元簡(jiǎn)單、緊湊，適宜制作大規(guī)模的ROM，價(jià)格較低，適合于不需要經(jīng)常重復(fù)編程的場(chǎng)合。所以用紫外光照射時(shí)，浮柵上的電子會(huì)獲得能量，回到了襯底材料中。 ? 由于浮柵被 SiO2包圍，切斷電源后電荷仍可以在浮柵上駐留若干年，即是不揮發(fā)性的。 n + n +源漏控 制 柵浮 柵S i O2控 制 柵ＤＳp S i? (2)EPROM工作原理 ? 編程后的 MOS管 VGS=5V時(shí)已不能開啟 (VGS7V)，等效為關(guān)斷，即字線和位線的交叉處不存在 MOS管 (狀態(tài) 1)。如果撤去外電壓，浮柵上將為負(fù)電位，這等于加大了 MOS管的 VT。當(dāng)在源與柵漏之間加15~20V的編程電壓時(shí)， DS方向強(qiáng)電場(chǎng)會(huì)引發(fā)雪崩效應(yīng)，電子獲得足夠的能量（ ），借助 VGS而穿過 SiO2進(jìn)入浮柵。 ? 目前，相同容量的 SRAM價(jià)格是 DRAM的 8倍左右，面積則將近大 4倍，所以 SRAM常用于快速存儲(chǔ)的較低容量的 RAM需求，比如 Cache(緩存）等。 ? 寫數(shù)據(jù)時(shí)，首先把數(shù)據(jù)傳給位線，然后 W=1，數(shù)據(jù)就寫入了。為了減小功耗， R較大 ,但會(huì)影響速度，也會(huì)使單元尺寸加大。 W=1時(shí)，可以寫入或讀出 W=0時(shí)，維持狀態(tài) 目前用的最多的是電阻負(fù)載，用不摻雜的多晶硅做電阻。 /2DDV/2DDV/2DDVC sC s C s C s C sC sE QV D DS ELL 1 L 0 R 0 R 1RS EB L R偽 單 元靈 敏 放 大 器偽 單 元B L L/2DDV四、 MOS靜態(tài)隨機(jī)存取存儲(chǔ)器 ? SRAM不需要時(shí)鐘和刷新，工作穩(wěn)定，單元簡(jiǎn)單，外 圍電路也比 DRAM簡(jiǎn)單 V
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1