半導(dǎo)體存儲器ppt課件(參考版)
2025-05-09 12:44本頁面
【正文】 2114與 8088CPU的連接（最小模式） DB A0? A9 A0? A9 A0? A9 A0? A9 A0? A9 CS CS CS CS WE WE WE WE D3?D0 D7?D4 D7?D4 D3?D0 2114 2114 2114 2114 D7?D0 CPU A19? A10 IO/M 1K 1K WR AB CB 片選譯碼 ? ? ? ? ? 第 6章： 教學(xué)要求 1. 了解各類半導(dǎo)體存儲器的應(yīng)用特點 2. 熟悉半導(dǎo)體存儲器芯片的結(jié)構(gòu) SRAM 211 DRAM 411 EPROM 276 EEPROM 2817A的引腳功能； 4. 掌握存儲芯片與 CPU連接的方法 ， 特別是片選端的處理 習(xí)題 （ 第 232頁 ） 3 。 每個存儲單元將對應(yīng)多個地址 （ 地址重復(fù) ） ， 需要 選取一個可用地址 可簡化譯碼電路的設(shè)計 ， 但系統(tǒng)的部分地址空間將被浪費 示例 *第 6章： ⑷ 線選譯碼 線選譯碼：只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼 ， 且每根負(fù)責(zé)選中一個芯片 （ 組 ） 雖構(gòu)成簡單 ， 但地址空間嚴(yán)重浪費 必然會出現(xiàn)地址重復(fù) （ 一個存儲單元對應(yīng)多個存儲地址 ） 一個存儲地址會對應(yīng)多個存儲單元 多個存儲單元共用的存儲地址不應(yīng)使用 示例 存儲器系統(tǒng)與 CPU系統(tǒng)連接實例 一、 EPROM、 RAM子系統(tǒng)與 CPU主系統(tǒng)的連接 二、 8086CPU的最小模式與靜態(tài) RAM的連接 CPU與 RAM存儲器系統(tǒng)連接時主要需要解決 : 數(shù)據(jù)總線 (DB) 地址總線 (AB) 控制總線 (CB) 的問題 存儲器的地址分配和片選問題； 控制信號的連接問題； CPU總線的負(fù)載能力問題； CPU的時序和存儲器芯片的存取速度的配合問題。 設(shè)芯片容量 J K 存儲器容量 M N ， 其中 JM且 KN 擴(kuò)展方法：用 N/K塊芯片組成一個芯片組實現(xiàn)位擴(kuò)展 ， 用M/J個這種芯片組滿足存儲單元數(shù)的要求 。 （ 3） 同步刷新方式 。 根據(jù)刷新周期時間的不同 ， 通常有三種刷新方式： （ 1） 定時集中刷新方式 。 3） 刷新次數(shù) 等于 單個 存儲矩陣的 行數(shù) N 設(shè) N=2n， n為刷新地址計數(shù)器的觸發(fā)器位數(shù)。 3）控制電路 RAS：行地址選通信號 CAS：列地址選通信號 WE：寫允許信號 注： 無 CS片選信號線 4）三態(tài)雙向緩沖器 動態(tài)存儲器芯片舉例 存儲容量為 64K 1 16個 引腳： 8根地址線 A7～ A0 1根數(shù)據(jù)輸入線 DIN 1根數(shù)據(jù)輸出線 DOUT 行地址選通 RAS* 列地址選通 CAS* 讀寫控制 WE* NC DIN WE* RAS* A0 A2 A1 GND VSS CAS* DOUT A6 A3 A4 A5 A7 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 DRAM芯片 2164 地址鎖存1 2 8 1 2 8存儲矩陣1 2 8 個讀出再生放大器1 2 8 選1 （1 /2 ）列譯碼1 2 8 讀出再生放大器1 2 8 1 2 8存儲矩陣1 2 8 1 2 8存儲矩陣1 2 8 個讀出再生放大器1 2 8 選1 （1 /2 ）列譯碼1 2 8 讀出再生放大器1 2 8 1 2 8存儲矩陣1 2 8 選1行譯碼1
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1