[計算機(jī)硬件及網(wǎng)絡(luò)]第5章半導(dǎo)體存儲器(參考版)
2025-01-24 21:57本頁面
【正文】 連接方式見圖 617所示 。 ?解： 4096 8位存儲器需 1024 4位 RAM的芯片數(shù) 片一片存儲容量總存儲器容量 841 0 2 484 0 9 6 ?????C2022/2/14 東北大學(xué)信息學(xué)院 64 ?根據(jù) 2n =字?jǐn)?shù) ， 求得 4096個字的地址線數(shù) n=12，兩片 1024 4位 RAM并聯(lián)實現(xiàn)了位擴(kuò)展 ， 達(dá)到 8位的要求 。 多出的地址線經(jīng)輸出低有效的譯碼器譯碼 ， 接至各片 RAM的 CS端； ?③ 地址端對應(yīng)接到一起 ， 作為低位地址輸入端 。如 256 8位 RAM的地址線數(shù)為 8條，而1024 8位 RAM的地址線數(shù)為 10條（接線見圖 616）。 圖 615 RAM位擴(kuò)展接線圖 R / W2 5 61位R A M( 1 )A0 A1? A7R / W C S2 5 61位R A M( 2 )A0 A1? A7R / W C S2 5 61位R A M( 3 )A0 A1? A7R / W C S2 5 61位R A M( 4 )A0 A1? A7R / WC SA0A1A7I / O1I / O2I / O3I / O4C S2022/2/14 東北大學(xué)信息學(xué)院 60 ?在 RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時，需要進(jìn)行字?jǐn)U展。 ② 多個 RAM的 CS接到一起 ， 作為 RAM的片選端 （ 同時被選中 ） ； ③ 地址端對應(yīng)接到一起 ， 作為 RAM的地址輸入端 。 1. 位擴(kuò)展 ?字?jǐn)?shù)滿足要求，而位數(shù)不夠時，應(yīng)采用位擴(kuò)展。當(dāng)一片RAM不能滿足存儲容量需要時，就需要將若干片RAM組合起來，構(gòu)成滿足存儲容量要求的存儲器。 不作詳細(xì)介紹 。 WR/CS2022/2/14 東北大學(xué)信息學(xué)院 56 當(dāng) =0且 =1時 ，實現(xiàn)讀出操作 ， 當(dāng) =0且 =0時執(zhí)行寫操作 。 4096個存儲單元排列成 64行 64列矩陣 ， 64列中每四列為一組 ， 分別由 16根 Y譯碼輸出線控制 。 可以選擇 4位的字 1024個 。 2022/2/14 東北大學(xué)信息學(xué)院 55 集成 RAM簡介 ?圖 614是 Intel公司的 MOS型靜態(tài) 2114的結(jié)構(gòu)圖 。 ?動態(tài)存儲單元的電路結(jié)構(gòu)比靜態(tài)存儲單元的結(jié)構(gòu)簡單，所以可達(dá)到很高的集成度。所以通常要求將讀出的數(shù)據(jù)重新寫入原單元。 寫入信息時 ， 字線為高電平 ， T導(dǎo)通 ，對電容 CS充電 ， 相當(dāng)于寫入 1信息 。 VD DT4預(yù) 充T3讀 選 擇 線T2讀數(shù)據(jù)線充寫數(shù)據(jù)線充T1CDC寫 選 擇 線圖6 1 2 三 管 動 態(tài)M O S存 儲 單 元預(yù) 充讀 選 擇 線讀數(shù)據(jù)線充寫數(shù)據(jù)線充寫 選 擇 線圖 三 管 動 態(tài)存 儲 單 元2022/2/14 東北大學(xué)信息學(xué)院 52 ?三管電路的讀、寫選擇線和數(shù)據(jù)線是分開的，刷新操作需要通過外圍電路控制，所以電路比較復(fù)雜，存儲單元與外圍電路的連線也較多。經(jīng)讀放大器放大并反相后輸出即為讀出數(shù)據(jù)。讀選擇線置 1 ，若 C上原來有電荷， T T3通， CD放電，數(shù)據(jù)線輸出 0。 代碼以電荷的形式存儲在 T2管的柵極電容 C中 ， C上的電壓控制 T2管的狀態(tài) 。 2022/2/14 東北大學(xué)信息學(xué)院 49 ?三管動態(tài) MOS存儲單元如圖 612所示 。為防止因電荷泄漏而丟失信息，需要周期性地對這種存儲器的內(nèi)容進(jìn)行重寫，稱為刷新。 2022/2/14 東北大學(xué)信息學(xué)院 48 . 2 動態(tài) RAM ?動態(tài) RAM與靜態(tài) RAM的區(qū)別在于：信息的存儲單元是由門控管和電容組成。 當(dāng) Yj=1時 ，T T8導(dǎo)通 ， 位線和數(shù)據(jù)線接通； Yj=0時 ，位線與數(shù)據(jù)線斷開 。當(dāng) Xi為 1時， T T6導(dǎo)通，觸發(fā)器輸出與位線連接；當(dāng)Xi 為 0時， T T6截止，觸發(fā)器輸出與位線斷開。存儲單元有六管 CMOS或六管 NMOS組成，如圖 611所示。 T T8是數(shù)據(jù)存入或讀出存儲內(nèi)容的控制通道。 T T T T4基本 RS觸發(fā)器， T T6為門控管，當(dāng)Xi為 1時， T T6導(dǎo)通，觸發(fā)器輸出與位線連接；當(dāng)Xi為 0時， T T6截止，觸發(fā)器輸出與位線斷開。 TT8門控管，當(dāng) Yj=1時， T T8導(dǎo)通，位線和數(shù)據(jù)線接通； Yj=0時，位線與數(shù)據(jù)線斷開。 圖 610 射極讀寫存儲單元 數(shù)據(jù)線 D T2 T1 VCC（ 3~） R2 R1 數(shù)據(jù)線 D 字線 Z Q Q 2022/2/14 東北大學(xué)信息學(xué)院 43 寫入： 字線為 +3V，寫入 1， 1信號經(jīng)寫入放大器后給出 D=1， D =0信號，使 T1止， T2通，觸發(fā)器置 1。 ?讀出： 字線為 +3V，導(dǎo)通管發(fā)射極電流從位線流出。一對發(fā)射極與行地址譯碼器的輸出線（字線） Z信號相接；另一對發(fā)射極接到互補(bǔ)的數(shù)據(jù)線（位線） D和 D ，再轉(zhuǎn)接到讀寫電路。 RAM分為靜態(tài) RAM和動態(tài) RAM；靜態(tài) RAM又分為雙極型和 MOS型 。 圖 69 [例 61]ROM點陣圖 W0 W1 W2W3W4W5W6 W7 W 8W9W1 0W1 1W1 2W1 3W1 4W1 5B3B2B1B0與門陣列地址譯碼器或門陣列存儲矩陣Y7Y6Y5Y4Y3Y2Y1Y011112022/2/14 東北大學(xué)信息學(xué)院 40 隨機(jī)存取存儲器 ?隨機(jī)存取存儲器 RAM （ Random Access Memory） 可隨時從任一指定地址存入 （ 寫入 ）或取出 （ 讀出 ） 信息 。根據(jù) y=x2的關(guān)系可列出 ? Y Y Y Y Y Y YY0 ? 與 B B B B0之間的關(guān)系如表 52所示 。 2022/2/14 東北大學(xué)信息學(xué)院 37 ? [例 51]試用 ROM設(shè)計一個能實現(xiàn)函數(shù) y=x2的運算表電路 ,x的取值范圍為 0~15的正整數(shù) 。 2022/2/14 東北大學(xué)信息學(xué)院 36 ?快閃存儲器糅合了 PROM的特點 ， 具有集成度高 、 容量大 、 成本低和使用方便優(yōu)點 。當(dāng)控制柵和源極間加上電壓時 ,大部分電壓都將降在浮置柵與源極之間的電容上。 其結(jié)構(gòu)與 SIMOS管相似 ,二者區(qū)別在于快閃存儲器中 MOS管浮置柵與襯底間氧化層的厚度不到 SIMOS管中的一半 。 2022/2/14 東北大學(xué)信息學(xué)院 33 3． 快
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1