【正文】 OM的區(qū)別在于 ROM由廠家編程，PROM由用戶編程。因此 ， 選中一個地址 ，該行的存儲內(nèi)容輸出 。 2022/2/14 東北大學信息學院 14 ?存儲矩陣：是 NMOS管的或門陣列。 2022/2/14 東北大學信息學院 10 ?PROM： 存儲內(nèi)容可以由使用者編制寫入 ，但只能寫入一次 ， 一經(jīng)寫入就不能再更改 。 2022/2/14 東北大學信息學院 7 ?地址碼的位數(shù) n與字數(shù)之間存在 2n=字數(shù)的關系 。一個存儲單元只能存放一位二值代碼，要存儲字長為 16的一個字，就需要 16個存儲單元。 稱為刷新。2022/2/14 東北大學信息學院 1 第 5章 半導體存儲器 ?半導體存儲器是一種由半導體器件構成的能夠存儲數(shù)據(jù)、運算結果、操作指令的邏輯部件。動態(tài)存儲器都為 MOS型。若存儲器能夠存儲 1024個字，就得有 1024 16個存儲單元。 如果某存儲器有十個地址輸入端 ，那它就能存 210=1024個字 。 ?EPROM： 存儲內(nèi)容可以改變 ， 但 EPROM所存內(nèi)容的擦去或改寫 ， 需要專門的擦抹器和編程器實現(xiàn) 。一個字有 4位信息，故有四條數(shù)據(jù)線 ?輸出又稱為位線。四個地址存儲的內(nèi)容如表 51所示 。出廠時 PROM的內(nèi)容全是 0或全是 1，使用時，用戶可以根據(jù)需要編好代碼，寫入 PROM中。 ?讀寫控制電路供讀出和寫入之用。 2022/2/14 東北大學信息學院 28 GCGfDSSGCGfDS i O2N+N+P圖 65 SIMOS管的結構和符號 2022/2/14 東北大學信息學院 29 ? 當漏一源間加以較高的電壓(約 +20~+25V)時 ， 將發(fā)生雪崩擊穿現(xiàn)象 。 不太方便 。 2022/2/14 東北大學信息學院 32 ?為了提高擦 、 寫的可靠性 ,并保護隧道區(qū)超薄氧化層 ,在 E2PROM的存儲單元中除Ｆ lotox管以外還附加了一個選通管 ,如圖 67, T2為普通的 N溝道增強型 MOS管 (也稱選通管 )。當控制柵和源極間加上電壓時 ,大部分電壓都將降在浮置柵與源極之間的電容上。 圖 69 [例 61]ROM點陣圖 W0 W1 W2W3W4W5W6 W7 W 8W9W1 0W1 1W1 2W1 3W1 4W1 5B3B2B1B0與門陣列地址譯碼器或門陣列存儲矩陣Y7Y6Y5Y4Y3Y2Y1Y011112022/2/14 東北大學信息學院 40 隨機存取存儲器 ?隨機存取存儲器 RAM （ Random Access Memory） 可隨時從任一指定地址存入 （ 寫入 ）或取出 （ 讀出 ） 信息 。 圖 610 射極讀寫存儲單元 數(shù)據(jù)線 D T2 T1 VCC（ 3~） R2 R1 數(shù)據(jù)線 D 字線 Z Q Q 2022/2/14 東北大學信息學院 43 寫入： 字線為 +3V，寫入 1， 1信號經(jīng)寫入放大器后給出 D=1， D =0信號，使 T1止， T2通，觸發(fā)器置 1。存儲單元有六管 CMOS或六管 NMOS組成，如圖 611所示。為防止因電荷泄漏而丟失信息，需要周期性地對這種存儲器的內(nèi)容進行重寫，稱為刷新。經(jīng)讀放大器放大并反相后輸出即為讀出數(shù)據(jù)。 ?動態(tài)存儲單元的電路結構比靜態(tài)存儲單元的結構簡單，所以可達到很高的集成度。 WR/CS2022/2/14 東北大學信息學院 56 當 =0且 =1時 ，實現(xiàn)讀出操作 ， 當 =0且 =0時執(zhí)行寫操作 。 ② 多個 RAM的 CS接到一起 ， 作為 RAM的片選端 （ 同時被選中 ） ； ③ 地址端對應接到一起 ， 作為 RAM的地址輸入端 。 ?解： 4096 8位存儲器需 1024 4位 RAM的芯片數(shù) 片一片存儲容量總存儲器容量 841 0 2 484 0 9 6 ?????C2022/2/14 東北大學信息學院 64 ?根據(jù) 2n =字數(shù) ， 求得 4096個字的地址線數(shù) n=12，兩片 1024 4位 RAM并聯(lián)實現(xiàn)了位擴展 ， 達到 8位的要求 。 多出的地址線經(jīng)輸出低有效的譯碼器譯碼 ， 接至各片 RAM的 CS端； ?③ 地址端對應接到一起 ， 作為低位地址輸入端 。 1. 位擴展 ?字數(shù)滿足要求，而位數(shù)不夠時，應采用位擴展。 4096個存儲單元排列成 64行 64列矩陣 ， 64列中每四列為一組 ， 分別由 16根 Y譯碼輸出線控制 。所以通常要求將讀出的數(shù)據(jù)重新寫入原單元。讀選擇線置 1 ，若 C上原來有電荷， T T3通， CD放電，數(shù)據(jù)線輸出 0。 2022/2/14 東北大學信息學院 48 . 2 動態(tài) RAM ?動態(tài) RAM與靜態(tài) RAM的區(qū)別在于：信息的存儲單元是由門控管和電容組成。 T T8是數(shù)據(jù)存入或讀出存儲內(nèi)容的控制通道。 ?讀出： 字線為 +3V，導通管發(fā)射極電流從位線流出。根據(jù) y=x2的關系可列出 ? Y Y Y Y Y Y YY0 ? 與 B B B B0之間的關系如表 52所示 。 其結構與 SIMOS管相似 ,二者區(qū)別在于快閃存儲器中 MOS管浮置柵與襯底間氧化層的厚度不到 SIMOS管中的一半 。 ?加到控制柵 Gc和漏極 D上的電壓是通過浮置柵一漏極間的電容和浮置柵一控制柵間的電容分壓加到隧道區(qū)上的 。為便于照射擦除 ， 芯片的封裝外殼裝有透明的石英蓋板 。 Gf沒有電荷時，在 Gc上加入正常的高電平能夠使漏 源之間產(chǎn)生導電溝道， SIM0S管導通。 2022/2/14 東北大學信息學院 23 ?地址譯碼器輸出線為高電平有效 ， 32根字線分別接 32行的多發(fā)射極晶體管的基極 ， 地址譯碼受選片信號控制 ， 當 CS=0時 ， 選中該芯片能夠工作 ， 輸入地址有效 ，譯碼輸出線中某一根為高電平 ， 選中一個地址 。 地址譯碼器的輸出和輸入是與的關系 ， 因此 ROM是一個多輸入變量 （ 地址 ） 和多輸出變量 （ 數(shù)據(jù) ） 的與或邏輯陣列 。 例如 ， 當?shù)刂?A1A0=00時 ， 則W0=1（ W W W3均為 0） ， 此時選中 0號地址使第一行的兩個 NMOS管導通 ， 2022/2/14 東北大學信息學院 16 經(jīng)輸出電路反相后 ，輸出 D3D2D1D0=0101。被選中的數(shù)據(jù)經(jīng)過輸出緩沖器輸出。 ?固定 ROM： 在制造時根據(jù)特定的要求做成固定的存儲內(nèi)容，出廠后，用戶無法更改，只能讀出。即由地址碼來決定。例如， 16位構成一個字，該字的字長為 16位。電容漏電會導致信息丟失，因此要求定時對電容進行充電或放電。用于計算機的內(nèi)存及數(shù)字系統(tǒng)存儲部件。 按工作特點不同： ?分成只讀存儲器 、 隨機存取存儲器 。通常 ， 存儲容量