[工學]第5章半導體存儲器(參考版)
2025-01-22 11:58本頁面
【正文】 39本章重點課程內(nèi)容只讀存儲器；隨機存儲器；存儲器容量的擴展學習重點只讀存儲器、隨機存儲器的概念、功能、性能指標存儲器容量擴展的方法 ROM實現(xiàn)組合邏輯函數(shù)的方法40。38總結(jié)PLD的主體是由與門和或門構(gòu)成的與陣列和或陣列，因此，可利用 PLD來實現(xiàn)任何組合邏輯函數(shù)， GAL還可用于實現(xiàn)時序邏輯電路。10)高速性能好 。 8)全方位地利用計算機自動設(shè)計、仿真和測試技術(shù)。 6)開發(fā)技術(shù)的標準化、規(guī)范化以及 IP核的可利用性。 4)強大的系統(tǒng)建模、電路仿真功能。 2)庫 (Library)的引入。 5)只有在設(shè)計出樣機或生產(chǎn)出芯片后才能進行實測。 3)設(shè)計過程中產(chǎn)生大量文檔，不易管理。? 主要生產(chǎn)公司： Xilinx和 Altera36 FPGA的基本結(jié)構(gòu)的基本結(jié)構(gòu)? 由三部分組成：可配置邏輯塊 CLB可編程輸入輸出塊 IOB可編程內(nèi)部連線 PI37EDA與傳統(tǒng)電子設(shè)計方法的比較手工設(shè)計方法的缺點是： 1)復雜電路的設(shè)計、調(diào)試十分困難。332. GAL的工作模式和邏輯組態(tài) OLMC的工作模式 邏輯組態(tài)寄存器模式 寄存器 輸 出 組態(tài)組 合 輸 出 組態(tài)復 雜 模式 有反 饋組 合 輸 出無反 饋組 合 輸 出簡單 模式 無反 饋組 合 輸 出 組態(tài)本 級組 合 輸 出相 鄰輸 入 組態(tài)相 鄰輸 入 組態(tài)34 復雜的可編程邏輯器件 CPLD? 規(guī)模更大、集成度更高的可編程邏輯器件? 增加了宏單元的數(shù)量和輸入乘積項的位數(shù)，還增加了可編程內(nèi)部連線資源? 例如： Xilinx XC9500系列35 現(xiàn)場可編程門邏輯陣列 FPGA? FPGA具有更高的密度、更快的工作速度和更大的編程靈活性，被廣泛的用于各種電子類產(chǎn)品中。? 例如 PALCE16V GAL16VPALCE20V8等。內(nèi)部電路結(jié)構(gòu)復雜，具體分析從略。此外，它還可以設(shè)置加密位。此外，它還可以設(shè)置加密位。編程的輸出級，能靈活地改變工作模式。連接時，將各片中的低位地址 A0A9對應(yīng)相連；而高位地址 A A11經(jīng) 24譯碼，按高低位控制 4片 2114的 CS端。 RAM容量的擴展24RAM容量的位擴展位位擴擴展展將地址線、讀／寫線和片選線對應(yīng)地并聯(lián)在一起輸入／輸出（ I/O） 分開使用作為字的各個位線25
教學課件相關(guān)推薦
鄂ICP備17016276號-1