南理工第7章半導體存儲器(參考版)
2025-05-17 18:08本頁面
【正文】 典型的譯碼器電路有 74LS138(或 Intel8205)。 它利用地址高位進行譯碼產(chǎn)生片選信號 ， 有的地址線未參加譯碼 ， 這些地址線在需要時可直接與芯片片選信號相連 ， 以對芯片進行線選 。 在存儲芯片較多時 ， 采用這種方法 。 2． 全譯碼法 將低位地址線接到存儲器芯片的地址輸入端 ，以進行存儲器芯片的片內(nèi)存儲單元的尋址 ， 再將CPU地址總線中剩下的高位地址線全部接到地址譯碼器的輸入端 。 主要有： 線選法 ， 全譯碼法 ， 部分譯碼法 2021/6/15 微機原理及應用 半導體存儲器 18 CPU與存儲器的連接 1． 線選法 將地址線高位直接連在存儲芯片的片選端 ，然后再依地址低位對其進行片內(nèi)尋址 。 2021/6/15 微機原理及應用 半導體存儲器 17 CPU與存儲器的連接 由于集成度的限制 ， 目前單片存儲器的容量很有限 ， 對于一個大容量的存儲系統(tǒng) ， 往往需要若干片組成 ， 而讀寫操作時 ， 通常只與其中一片(或幾片 )打交道 ， 這就存在一個片選問題 ， 即要考慮的主要問題為存儲器的地址分配和選片問題 。 若有 8位數(shù)據(jù)線 ， 則芯片的引出線已指定相應數(shù)據(jù)位的名稱；若為 4位則可為數(shù)據(jù)總線的低 4位和高 4位 。 l數(shù)據(jù)線： RAM芯片的數(shù)據(jù)線一般為 1條 ， 靜態(tài)RAM芯片也有 4條和 8條 。 2021/6/15 微機原理及應用 半導體存儲器 15 存儲器與 CPU的接口 存儲器與 CPU連接時需考慮的問題： 1． CPU總線的帶 負載能力 CPU 通過總線與ROM、 RAM及輸入 /輸出接口相連接時的負載能力； 2． 存儲器組織 、 地址分配 依系統(tǒng)要求的存儲容量選擇相應的存儲芯片接口時 ， 其總線的具體連接方法以及如何對存儲器的存儲單元進行地址分配； 3． CPU時序與存儲器存取速度之間的 配合 CPU與存儲器接口時工作速度是否匹配 。 l控制電路： 通過 RAM的外引線端 ， 接受來自 CPU或外部電路的控制信號 ， 經(jīng)組合
高考資料相關推薦
鄂ICP備17016276號-1