基于vhdl的電子鐘的設計-資料下載頁
2025-11-01 15:48本頁面
【導讀】同時具有校時功能。VHDL編寫設計程序；課題設計的背景、目的---------------------------------------4. 電子鐘的結構圖--------------------------------------------------9. 隨著科學技術的不斷發(fā)展，人們對時間計量的精度要求越來越高。高，同時也使現(xiàn)代電子產品性能進一步提高，產品更新?lián)Q代的節(jié)奏也越來越快。一旦重要事情，一時的耽誤可能釀成大禍。略了時間的重要性，缺少了時間觀念而造成的。隨時提醒這些容易忘記時間的人。諸如定時自動報警、按時自動打鈴、時間程序自動控制、定時廣。因此，研究數(shù)字鐘及擴大其應用，因此，此次設計與制作電子鐘就是為了了解數(shù)字鐘的原理，從而學會制作。和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能?，F(xiàn)在對EDA的概念或范疇用得很寬?；?、礦產、生物、醫(yī)學、軍事等各個領域，都有EDA的應用。術已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。作為“IEEE標準1076”發(fā)布。從此，VHDL成為硬件描述語言的業(yè)界標準之一。因此，VHDL支持各種模式的設計方法，自頂向下與。計以融入最新技術、改變工藝等方面，VHDL具有良好的適應性。
【正文】 BEGIN cq1= c1 amp。 c0。 PROCESS(CLK, RST, EN) BEGIN IF RST = 39。139。 THEN c1 = (OTHERS =39。039。) 。 c0 = (OTHERS =39。039。) 。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN IF EN = 39。139。 THEN IF c0 9 THEN c0 = c0 + 1。 ELSE c0 = (OTHERS =39。039。)。 IF c0 = 9 THEN c1 = c1 + 1。 END IF。 end if。 END IF。 END IF。 if (c1=5 and c0=9)then cout= 39。139。ELSE COUT =39。039。end if。 if (c1=6 and c0=0) then c0 = (OTHERS =39。039。)。c1 = (OTHERS =39。039。)。 END IF。 q1=c1。q0=c0。 14 END PROCESS。 END behav。 得到的 仿真波形 如下： 圖 4 仿真波形 時間設置模塊 此模塊實行對時間進行校正 原理圖為 library ieee。 use 。 use 。 entity sst is port (clk :in std_logic。 m1,m0,s1,s0:in std_logic_vector(3 downto 0)。 y:out std_logic)。 end sst。 architecture one of sst is begin 15 process(clk) begin if clk39。event and clk=39。139。 then if m1=0000 and m0=0000 and s1=0000 and s0=0000 then y=39。139。else y=39。039。 end if。 end if。 end process。 end one。 得到的 仿真波形 如下： 圖 5 仿真波形 16 將各模塊進行連接，然后進行仿真，得到的總程序的仿真波形如下 ： 圖 6 仿真波形 17 心得 體會 ： 通過此次課程設計，令我感受頗深，在平時的學習中，雖然書本上的知識都掌握了，但是如果不聯(lián)系實際，不把所掌握的知識與實踐相結合，也就是我們所說的死學習， 是達不到我們所要的理想水平的。 所以為了將我們所學習的東西充分的理解掌握，就必須經常 思考，用實驗驗證我們的 所學成果。 在理論與實際相結合的過程中我們要勤思考，多請教，盡自己最大的努力將設計做好。 本次課程設計的 VHDL 語言程序已在 QuartusⅡ 工具軟件上進行了編譯、仿真和調試，并通過編程器下載到了 EP1C6Q240C8 芯片。經過實踐驗證，本設計是正確的 ， 仿真數(shù)據(jù) 與實際波形發(fā)生器的 試驗箱運行結果 完全一致 ，達到預期目的，設計成功。 本文給出的設計 思想也適用于其他設計 。 課程設計中雖然遇到了很多困難，特別是軟件一些功能還比較陌生，但是在老師的指導和幫助下能去親手實踐，經過多次練習掌握并熟練。一些 程序的檢測和改正還需要我們耐心仔細去探索。 18 參考文獻 . EDA 技術實用教程 ，賴杰 .VHDL 與數(shù)字電路設計 .VHDL 數(shù)字控制系統(tǒng)設計范例 4.
研究報告相關推薦
鄂ICP備17016276號-1