【導(dǎo)讀】VHDL語言的特點……VHDL語言的設(shè)計流程……3秒表設(shè)計過程……設(shè)計思路模塊化…模塊的功能簡述……它在人們?nèi)粘I钜驯夭豢缮伲蠖鄶?shù)電子產(chǎn)品多。本文目的就是基于計算機(jī)電路利用VHDL. 秒表在很多領(lǐng)域充當(dāng)了重要的角色,在不。驗的要求甚至能達(dá)到納秒級別。上相應(yīng)模塊驗證實驗的正確性。除此以外,利用課余時間學(xué)習(xí)數(shù)。字頻率計的硬件實現(xiàn)方法,即用MultiSim仿真等。秒表設(shè)計的具體要求:計時范圍是00’00’’00到59’59’’99。在秒表正常運行的情況下,如果按下state/reset則秒表暫停。按下split/reset,顯示停止在按鍵時的時間,但秒表仍然在計時;再次按下該鍵,秒表恢復(fù)正常顯示。期就能檢查設(shè)計系統(tǒng)功能的可行性,有很強(qiáng)的預(yù)測能力。