基于vhdl設(shè)計(jì)密碼鎖的原理和方法-資料下載頁
2024-11-10 15:48本頁面
【導(dǎo)讀】高，成本低，操作簡單等特點(diǎn)。方案以及實(shí)例描述。高，人們的安全意識也逐漸加強(qiáng)。VHDL語言覆蓋面廣，描述能力強(qiáng)，受到絕大多數(shù)的人的接受和歡迎。自IEEE公布了VHDL的標(biāo)準(zhǔn)版本，此后VHDL在電子設(shè)計(jì)領(lǐng)域得到了廣。上的通用硬件描述語言。有專家認(rèn)為，在新。除了含有許多具有硬件特。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)。及實(shí)體的內(nèi)部功能和算法完成部分。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概。念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。體的語言，比如說邏輯圖,電路圖等。期間也出現(xiàn)過多種HDL語言,但都。的出現(xiàn)奠定了一定的理論及試驗(yàn)基礎(chǔ)。的是電路設(shè)計(jì)等方面。不夠高，無法進(jìn)行密碼核對等。詳細(xì)說明了該數(shù)字。法，主要目的是對數(shù)字系統(tǒng)進(jìn)行模塊劃分，驗(yàn)證程序設(shè)計(jì)的可行性與可靠性。ASIC芯片，使設(shè)計(jì)過程達(dá)到高度自動(dòng)化。局限已難以滿足當(dāng)前社會管理和防盜要求，較高且可靠性不能得以保證。數(shù)進(jìn)行了嚴(yán)格的規(guī)定。顯示質(zhì)量，具有良好的發(fā)展前景。碼，使其滿足糾錯(cuò)碼的條件。
【正文】 =〉 dataout (3) 〈 = NOT hamin( 3) 。 Dataout( 0 TO 2) 〈 = hamin (0 TO 2) 。 END CASE。 ELSIF (syndrome( 0 )= ?0? AND (syndrome( 3DOWNTO 1) / =“000” )THEN ne〈 =?0?。 ded〈 =?1?。 sec〈 =?0?。 dataout (0 TO 3 )〈 =“0000”。 END IF。 END PROCESS。 END ver1。 該程序使用 Quartus Ⅱ 軟件進(jìn)行邏輯綜合功能模擬與定時(shí)分析。通過時(shí)序仿真和下載后 ,觀察波 形并進(jìn)行實(shí)際驗(yàn)證 ,可以正確編碼譯碼 ,符合設(shè)計(jì)要求。本文介紹的基于 VHDL 語言的漢明碼的編碼和譯碼實(shí)現(xiàn) ,簡化了硬件的開發(fā)和制作過程 ,易于仿真測試和修改 ,加強(qiáng)了系統(tǒng)的靈活性和抗干擾性 ,在實(shí)際中有一定的應(yīng)用。 更多請?jiān)L資料網(wǎng) 更多請?jiān)L資料網(wǎng) 結(jié)束語： 從上面所舉的各位專家所提出的各種觀點(diǎn)可以看出，基于 VHDL 語言所設(shè)計(jì)出來的多款密碼鎖 , 均使用串行電路，這樣用一片F(xiàn)PGA 芯片就可以實(shí)現(xiàn)實(shí)現(xiàn) , 從而大大簡化了系統(tǒng)結(jié)構(gòu)。提高了系統(tǒng)的保密性和可靠性。 VHDL 語言在數(shù)字電路設(shè)計(jì)中 ,自頂向下的設(shè)計(jì)方法的主要思想是對數(shù)字系統(tǒng)進(jìn)行模塊 劃分 ,這樣可以將復(fù)雜的設(shè)計(jì)簡化成相對簡單的模塊設(shè)計(jì) ,不同的模塊用來完成數(shù)字系統(tǒng)中某一部分的具體功能統(tǒng) , 其升級與改進(jìn)極其方便。用 VHDL語言設(shè)計(jì)出來的密碼鎖具有結(jié)構(gòu)較簡單，成本較低，操作方便，易于維護(hù)和修改等優(yōu)點(diǎn)。缺點(diǎn)是雖然它的成本較低，但是由于使用了電子芯片，因此現(xiàn)在還是只能在大中型企業(yè)中使用，還不能普及到我們的生活當(dāng)中來。 參考文獻(xiàn)： [1] 劉鈺 ,張有志 .一種用 VHDL 語言設(shè)計(jì)的數(shù)字密碼鎖 [J]. 信息技術(shù)與信息化 ,2020,(04) [2] 胡紅艷 ,李旭華 .基于 VHDL 語言的智能更多請?jiān)L資料網(wǎng) 更多請?jiān)L資料網(wǎng) 密碼鎖設(shè)計(jì) [J].微計(jì)算機(jī)信息 ,2020,(14) . [3] 曹建國 ,王威 ,王丹 .一種基于 VHDL 的電子密碼鎖的設(shè)計(jì)與實(shí)現(xiàn) [J]. 安防科技 ,2020,(02) . [4] 周瑗 ,楊麗華 .用 VHDL 自頂向下設(shè)計(jì)數(shù)字密碼鎖 [J].北京化工大學(xué)學(xué)報(bào) ,2020,(02) . [5] 尤國平 ,陳新 ,林偉 ,黃世震 .基于 VHDL語言的串行密碼鎖設(shè)計(jì) [J].國外電子測量技術(shù) ,2020,(09) . [6] 謝海良 ,孔云龍 .基于 EDA 技術(shù)的電子密碼鎖電路設(shè)計(jì) [J].漯河職業(yè)技術(shù)學(xué)院學(xué)報(bào) ,2020,(04) [7] 許琦 .基于 FPGA 的電子密碼鎖的設(shè)計(jì) [J].科技信息 (學(xué)術(shù)版 ) ,2020,(10)
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1