基于veriloghdl密碼鎖設(shè)計-資料下載頁
2024-11-10 15:49本頁面
【導(dǎo)讀】好，安全系數(shù)高，使用方便，將會是未來使用的趨勢。仿真分析、管理等功能。使用EDA環(huán)境完成電路的系統(tǒng)綜合設(shè)計和仿。用VHDL可以更加快速、靈活地設(shè)計出符合各種要求的密碼鎖。頂層模塊調(diào)其他分模塊來實現(xiàn)密碼鎖功能。鎖處于開的狀態(tài)。設(shè)置好密碼后按關(guān)閉撥碼使鎖關(guān)閉，指示燈處于滅的狀態(tài)。聲，并持續(xù)五秒鐘，表示開鎖失敗。如圖為其原理圖：。程序共有兩個輸入信號分別為ENA和CLK2，，一個輸出信號COUT。發(fā)出報警信號，并且進(jìn)入一個5秒鐘的循環(huán)，時間到達(dá)時，跳出循環(huán)，蜂鳴器停止報警。modulespeaker;//ENA為使能信號，CLK為時鐘信號規(guī)定工作頻率。SS2可對三個數(shù)碼管進(jìn)行片選，使它們分別亮。A、B、C接段選，以控制數(shù)碼管顯
【正文】 if(lock==1amp。amp。set) code={num3,num2,num1}。 end Endmodule 各個模塊功能仿真波形 ： 圖 萬能 密碼開鎖的波形 圖 設(shè)置密碼的波形 圖 開鎖失敗的波形 圖 ： 當(dāng) ENA為 1時且 CLK2上升沿到來時， COUT被置 1，即蜂鳴器開始發(fā)出響聲 圖 蜂鳴器功能波形 ： 圖 ： SS0、 SS1不斷的進(jìn)行片選使三個數(shù)碼管分別顯示所輸入的密碼， 以實現(xiàn)對密碼的動態(tài)顯示 圖 顯示模塊功能波形 圖 ： 輸入萬能密碼 007,并使 set置 1，運(yùn)行程序后 lock被置１。說明開鎖成 功 。 圖 輸入萬能密碼后的波形 圖 ： 鎖開的狀態(tài)下設(shè)置密碼 123，并使 close置 1，使鎖關(guān)閉，再 set使置 1，此時 lock置 0，表示鎖關(guān)閉。實現(xiàn)設(shè)置密碼的功能。 圖 設(shè)置 密碼 波形 圖 ： 輸入密碼 123即正確的密碼進(jìn)行解鎖。因為輸入的密碼正確所以使 lock置 1，表示開鎖成功。 圖 成功開鎖波形 圖 ： 輸入錯誤密碼 234時， warning被置 1，表示開鎖失敗。 圖 開鎖失敗的波形 總結(jié) 通過本 設(shè)計可以學(xué)的到很多的東西，同時不僅可以鞏固所學(xué)過的知識，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識。通過這次設(shè)計，進(jìn)一步加深了對 EDA的了解。每一個子模塊編寫調(diào)試， 都需要非常用心 。編寫 過程中 遇到了不少問題， 通過查找相關(guān)資料，并且 細(xì)心的檢查 ， 找出了錯誤和警告 ，并且排除 在波形仿真時，設(shè)定輸入的時鐘信號， 找到 比較合適的輸入數(shù)值 ，仿真時長等。 通過這次設(shè)計使我懂得了理論與實際相結(jié)合 的重要性 ，只有理論知識是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識與實踐相結(jié)合起來，從理 論中得出結(jié)論， 用于實踐 ，提高自己的實際動手能力和獨(dú)立思考的能力。在設(shè)計的過程難免會遇到過各種各樣的問題，同時在設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠牢固。 需要耐心，信心去完成。
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1