基于veriloghdl密碼鎖設(shè)計-文庫吧
2024-10-21 15:49 本頁面
【正文】 s0,ss1。 reg[6:0] Q。 wire[3:0] X1,X2,X3。 wire X4,X5。 code u1(.lock(lock),.warning(X4),.num1(X1),.num2(X2),.num3(X3),.clk(clk1),.n0(n0),.n1(n1),.n2(n2),.n3(n3),.n4(n4),.n5(n5),.n6(n6),.n7(n7),.n8(n8),.n9(n9),.set(set),.close(close))。 show u2(.A(X1),.B(X2),.C(X3),.clk(clk2),.Q(Q[6:0]),.ss1(ss1),.ss0(ss0))。 speaker u3(.ENA(X4),.CLK2(clk3),.COUT(alarm))。 endmodule 蜂鳴器是一種一體化結(jié)構(gòu)的電子訊響器，采用直流電壓供電，廣泛應(yīng)用 各類 電子產(chǎn)品中作發(fā)聲器件。 如圖為其原理圖： 圖 蜂鳴器原理圖結(jié)構(gòu) 蜂鳴器 功能實(shí)現(xiàn) : 程序共有兩個輸入信號分別為 ENA 和 CLK2，一個輸出信號 COUT。當(dāng)從信號輸入模塊檢測到有開關(guān)輸入時，信號 ENA 已置 1， CLK2 上升沿到來時，有程序使 COUT 為 1，蜂鳴器發(fā)出報警信號，并且進(jìn)入一個 5秒鐘的循環(huán)，時間到達(dá)時，跳出循環(huán)，蜂鳴器停止報警。 程序如下： module speaker(ENA,CLK2,COUT)。 //ENA為使能信號， CLK為時鐘信號規(guī)定工作頻率 input ENA,CLK2。 output COUT。 reg COUT。 reg[3:0] Q1。 always@(posedge CLK2) //CLK2 為敏感信號 begin if(ENAamp。amp。Q16) //當(dāng) ENA 為 1并且 Q1 小于 6時執(zhí)行下面的語句 Q1=Q1+1。 if(~ENA) //ENA 為 0時，執(zhí)行下面的語句 Q1=0。 end always begin ENA CLK2K@ COUT if(Q1==6||Q1==0) COUT=39。b0。 else COUT=39。b1。 end Endmodule 數(shù)碼管常用于電子產(chǎn)品的顯示部分，原理簡單易于實(shí)現(xiàn)，將 BCD 碼 經(jīng)譯碼后顯示成十進(jìn)制的數(shù)字 顯示模塊 功能實(shí)現(xiàn) ： 模塊共有四個輸入信號 A、 B、 C、 CLK，三個輸出信號分別為 Q、 SS
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1