【正文】 顯示塊功能表顯示字符共陰極段選碼共陽極段選碼顯示字符共陰極段選碼共陽極段選碼 0 3FH C0H C 39H C6H 1 06H F9H D 5EH A1H 2 5BH A4H E 79H 86H 3 4FH B0H B 7CH 83H 4 66H 99H F 71H 8EH 5 6DH 92H P 73H 8CH 6 7DH 82H U 3EH C1H 7 07H F8H L 31H CEH 8 7FH 80H Y 6EH 91H 9 6FH 90H ┊ ┊┊ A 77H 88H 報警電路 報警電路6 系統(tǒng)的軟件設(shè)計 當(dāng)用戶輸入密碼后，按確認鍵即可開門，在門開的狀態(tài)下，輸入新密碼，再按確認鍵可設(shè)置密碼，輸入的密碼在八位數(shù)碼管上顯示，最后輸入的數(shù)字顯示在最右邊，每輸入一位數(shù)字，密碼在數(shù)碼管上的顯示左移一位。高位的零不用輸入，因此密碼可以為1～8位。初始密碼為0，即上電后，按確認鍵即可開門。 ： 否否否否否是是是是是開始鍵盤輸入是數(shù)字鍵？門已開？輸入一位密碼開門存入新密碼，清顯示密碼正確？不正確次數(shù)達到三？不正確次數(shù)加一報警有鎖門信號？清顯示，關(guān)門 系統(tǒng)控制圖程 鍵盤掃描程序框圖開始時鐘上升沿觸發(fā)？列為高電平？逐列掃描 鍵盤掃描程序框圖 獲取鍵值程序框圖 開始時鐘上升沿？按鍵按下？判斷行和列輸出左移清0？右移清零 鍵值程序框圖、報警模塊開始門已開？輸入密碼后確認密碼正確？開門，不響警報計數(shù)器+1，仍關(guān)門不正確次數(shù)大于3？復(fù)位？計數(shù)器清0，警報停止報警 解碼報警模塊7系統(tǒng)的原理實現(xiàn) 基于FPGA的數(shù)字系統(tǒng)的層次化設(shè)計，一般都要經(jīng)過 4 個階段: 設(shè)計輸入、編譯、仿真驗證、下載器件。本設(shè)計采用的是自下而上的設(shè)計方法 , 逐層完成相應(yīng)的描述、編譯、仿真與驗證 , 即先建立一些低層次的設(shè)計 , 再將它們組合在一起 , 最后形成一個單一的頂層設(shè)計文件。一般的VHDL綜合工具都有多種輸入方式 ,主要有: 各種文本輸入、原理圖輸入和波形輸入。對于不同層次的模塊, 應(yīng)采用不同的輸入方式進行描述。由于 VHDL 擅長描述模塊的邏輯功能 , 而原理圖擅長描述硬件連接關(guān)系，所以在底層設(shè)計中，對底層所有模塊使用VHDL 語言進行描述，在頂層設(shè)計中，使用原理圖輸入方法。當(dāng)各個模塊分別編譯成功后 ,則創(chuàng)建一個個元件符號。再用圖形編輯器將各元件模塊組裝起來 ,這就是本設(shè)計中最頂層的圖形設(shè)計文件。本設(shè)計在QuartusⅡ。 頂層圖形 原理圖輸入完成后還要選定器件，鎖定引腳，然后就可以進行綜合了。如果綜合沒有錯誤的話就可以對芯片進行配置了，配置完成后FPGA芯片就成了一片密碼鎖芯片。再與其它的電路相連就構(gòu)成一個完整的數(shù)字密碼鎖。 系統(tǒng)仿真演示結(jié)果 系統(tǒng)仿真演示結(jié)果總結(jié)在基于FPGA的系統(tǒng)設(shè)計中，不同電路系統(tǒng)的設(shè)計往往采用自頂向下的設(shè)計方法,亦即將一個大的系統(tǒng)分解成單元電路。這樣做的好處是可以先調(diào)試各個單元電路，在每個單元電路設(shè)計完成后 ,采用專門的仿真工具進行功能仿真,確定每個單元電路都沒有問題后再連接頂層圖形文件，這樣整個系統(tǒng)的調(diào)試就輕松得多，可節(jié)省不少設(shè)計時間。 由于考慮到體積、成本等因素，本裝置在性能上功能上還存在不足，還有待于進一步提高: (1)增加語音播報功能，可以提高裝置的靈敏度，同時方便用戶的操作。 (2)可在裝置中增加一個語音芯片，將蜂鳴報警改為語音說明指示，可以根據(jù)輸入的密碼數(shù)字播報，同時可以擴展鎖的安全防盜報警功能。 本系統(tǒng)的特色與創(chuàng)新點:(1)從測試結(jié)果分析可知，本裝置采用較低成本的器件設(shè)計制作，且誤差較小，完全滿足用戶的基本要求。 (2)本裝置結(jié)構(gòu)簡單、體積小、性能穩(wěn)定，操作容易、使用方便，可以安裝在不同的門上，具有一定推廣應(yīng)用價值。 （3）本系統(tǒng)結(jié)合了現(xiàn)在最有發(fā)展前景的FPGA設(shè)計的電子密碼鎖系統(tǒng)，安全可靠，科技含量高，易于擴展。 參考文獻[1] [J].電子世界,1994，07:15[2 ]. 許　 的電子密碼鎖設(shè)計[J ]. 中國科技信息, 2007 (1) : 240241[3] 劉韜,[M].人民郵電出版社,2005.[4] 王汝文，宋政湘，[M].北京:電子工業(yè)出版社,：45.[5] 尤國平,陳新,林偉,[J].國外電子測量技[6],27(2):14～,2005(9):1316. [7] Susan A. R. Garrod, Rober J. Application and Design of Digital logic Analysis[M]. Purdue University, Saunders College Publishing, Philadelphia, 1991:45.[8]廖裕評，：清華大學(xué)出版社，2001.[9] . Alouani,etal. On sensor Track Fusion[M]. Proceedings of America control Conference,Maryland, June 1994:142～144.[10 ]王衛(wèi)兵, 劉克剛, 朱秋萍. 用FPGA 的電子密碼鎖[J ]. 電子技術(shù), 2005, 32 (1) : 26 28.[11] 李廣軍，孟憲元?？删幊藺SIC設(shè)計及其應(yīng)用。成都：電子科技大學(xué)出版社，2000.[12] :.[13] .[14] 辛春艷，VHDL硬件描述語音。北京：國防工業(yè)出版社，2002.[15] （美）Stefan Sjoholm. ，薛宏熙譯。北京：清華大學(xué)出版社，1997.[16] 楊春玲,[M].哈爾濱工業(yè)大學(xué)出版社,2005.[17] :.[ 18 ]譚會生, 瞿遂春. EDA 技術(shù)綜合應(yīng)用實例與分析[M ].西安: 西安電子科技大學(xué)出版社, 2004.[19] :.[20] . Alouani,etal. On sensor Track Fusion[M]. Proceedings of America control Conference,Maryland, June 1994:142～144.[21]李連華. 基于FPGA 的電子密碼鎖設(shè)計[J ]. 中國科技信.[22]:國防工業(yè)出版社,.[23] 盧毅，賴杰，VHDL與數(shù)字電路設(shè)計，北京:科學(xué)出版社，.社,2005.[24] ：機械工業(yè)出版社，2003.[25] [M].北京：高等教育出版社，199