【文章內(nèi)容簡(jiǎn)介】 成的整體發(fā)生質(zhì)的飛躍，是一種更高層次的循環(huán) ，如果說MCU在邏輯的實(shí)現(xiàn)上是無限的話，那么 CPLD/FPGA 不但包括了 MCU 這一特點(diǎn) 且可觸及硅片電路線度的物理極限 并兼有串并行工作方式 高速 高可靠性以及寬口徑實(shí)用性等多方面的特點(diǎn)，不僅如此，隨著EDA技術(shù)的發(fā)展和FPGA 在深亞微米領(lǐng)域的進(jìn)軍。它們與MCU MPU DSP A/D D/A RAM和ROM 等獨(dú)立器件間的物理與功能界限已日趨模糊 特別是軟/硬 IP 芯核 Intelligence Property 產(chǎn)業(yè)的迅猛發(fā)展 嵌人式通用及標(biāo)準(zhǔn) FPGA 器件很快就會(huì)出現(xiàn)片上系統(tǒng) SOC 也已近在咫尺 CPLD/FPGA以其不可替代的地位及伴隨而來的極具知識(shí)經(jīng)濟(jì)特征的IP 芯核產(chǎn)業(yè)的崛起 正越來越受到電子技術(shù)工程師的密切關(guān)注 EDA 打破了軟硬件之間最后的屏障 使軟硬件工程師們有了真正的共同語言 使目前一切仍處于計(jì)算機(jī)輔助性設(shè)計(jì) CAD 和規(guī)劃的電子設(shè)計(jì)活動(dòng)產(chǎn)生了實(shí)在的設(shè)計(jì)實(shí)體 電子設(shè)計(jì)專家指出 基于EDA的CPLD/FPGA的應(yīng)用和技術(shù)推廣是我國未來電子設(shè)計(jì)技術(shù)發(fā)展的主流 而基于 EDA 的 IP 芯核產(chǎn)業(yè)的推動(dòng)應(yīng)是我國在新世紀(jì)知識(shí)經(jīng)濟(jì)發(fā)展的重要切入點(diǎn)之一[12]。 無論怎樣的問題和障礙，F(xiàn)PGA的應(yīng)用熱潮正逐步形成隨著FPGA 集成水平的進(jìn)一步提高芯核產(chǎn)業(yè)的進(jìn)一步擴(kuò)大，可以相信用不了多久大部分的電子設(shè)計(jì)領(lǐng)域 MCU 、MPU、 DSP或AD/A 和 RAM 等必將以各種軟硬核的形式FPGA 實(shí)現(xiàn)真正的單片系統(tǒng)。3 基于FPGA設(shè)計(jì)的硬件描述語言VHDL VHDL語言簡(jiǎn)介 目前數(shù)字系統(tǒng)的設(shè)計(jì)可以直接面向用戶需求 ,根據(jù)系統(tǒng)的行為和功能要求 ,自上而下地逐層完成相應(yīng)的描述、綜合、優(yōu)化、仿真與驗(yàn)證 ,直到生成器件 ,實(shí)現(xiàn)電子設(shè)計(jì)自動(dòng)化。其中電子設(shè)計(jì)自動(dòng)化EDA (即Electronic Design Automation)的關(guān)鍵技術(shù)之一就是可以用硬件描述語言(HDL)來描述硬件電路。VHDL(VHSIC Hardware Description Language)是用來描述從抽象到具體級(jí)別硬件的工業(yè)標(biāo)準(zhǔn)語言 ,它是由美國國防部在 20 世紀(jì) 80 年代開發(fā)的 HDL ,現(xiàn)在已成為 IEEE承認(rèn)的標(biāo)準(zhǔn)硬件描述語言。VHDL 支持硬件的設(shè)計(jì)、驗(yàn)證、綜合和測(cè)試 ,以及硬件設(shè)計(jì)數(shù)據(jù)的交換、維護(hù)、修改和硬件的實(shí)現(xiàn) ,具有描述能力強(qiáng)、生命周期長、支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用等優(yōu)點(diǎn)[13]。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為和功能 ,其程序結(jié)構(gòu)特點(diǎn)是將一個(gè)電路模塊或一個(gè)系統(tǒng)分成端口和內(nèi)部功能算法實(shí)現(xiàn)兩部分。對(duì)于一個(gè)電路模塊或者數(shù)字系統(tǒng)而言 ,定義了外部端口后 ,一旦內(nèi)部功能算法完成后 ,其他系統(tǒng)可以直接依據(jù)外部端口調(diào)用該電路模塊或數(shù)字系統(tǒng) ,而不必知道其內(nèi)部結(jié)構(gòu)和算法。VHDL 的特點(diǎn)使得電子系統(tǒng)新的設(shè)計(jì)方法——“自頂向下”設(shè)計(jì)方法更加容易實(shí)現(xiàn)[14]?？梢韵葘?duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì) ,按功能劃分成若干單元模塊 ,然后對(duì)每個(gè)單元模塊進(jìn)一步細(xì)分 ,直到簡(jiǎn)單實(shí)現(xiàn)的單元電路。 VHDL語言的特點(diǎn) VHDL語言主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口，其具有以下特點(diǎn)： （1）作為HDL的第一個(gè)國際標(biāo)準(zhǔn)，VHDL具有很強(qiáng)的可移植性； （2）具有豐富的模擬仿真語句和庫函數(shù)； （3）VHDL有良好的可讀性，接近高級(jí)語言，容易理解； （4）系統(tǒng)設(shè)計(jì)與硬件結(jié)構(gòu)無關(guān)； （5）支持模塊化設(shè)計(jì)； （6）用VHDL完成的一個(gè)確定設(shè)計(jì)，可以利用EDA工具自動(dòng)地把VHDL描述轉(zhuǎn)變成門電路級(jí)網(wǎng)表文件。 VHDL語言的優(yōu)點(diǎn) 與其他硬件描述語言相比，VHDL語言有如下優(yōu)越之處[15]： （1）VHDL語言支持自上而下（Top　Down）和基于庫（LibraryBase?。┑脑O(shè)計(jì)方法，還支持同步電路、異步電路、FPGA以及其他隨機(jī)電路的設(shè)計(jì)； （2）　VHDL語言具有多層次描述系統(tǒng)硬件功能的能力，可以從系統(tǒng)的數(shù)學(xué)模型直到門級(jí)電路，其高層次的行為描述可以與低層次的RTL描述和結(jié)構(gòu)描述混合使用，還可以自定義數(shù)據(jù)　類型，給編程人員帶來較大的自由和方便； （3）VHDL對(duì)設(shè)計(jì)的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必關(guān)心最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么； （4）VHDL具有電路仿真與驗(yàn)證功能，可以保證設(shè)計(jì)的正確性，用戶甚至不必編寫如何測(cè)試相量便可以進(jìn)行源代碼級(jí)的調(diào)試，而且設(shè)計(jì)者可以非常方便地比較各種方案之間的可行性及其優(yōu)劣，不需做任何實(shí)際的電路實(shí)驗(yàn)； （5）　VHDL語言可以與工藝無關(guān)編程； （6）VHDL語言標(biāo)準(zhǔn)、規(guī)范，易于共享和復(fù)用。VHDL語言的基本結(jié)構(gòu) VHDL有五大元素組成,即實(shí)體、結(jié)構(gòu)體、配置、程序包和庫[16]。具體說明如下：（1）實(shí)體（ENTITY）程序是設(shè)計(jì)的基本模塊和初級(jí)單元,在分層設(shè)計(jì)中,頂層有頂層實(shí)體,.（2）結(jié)構(gòu)體（ARCHITECTURE） 結(jié)構(gòu)體也叫構(gòu)造體,描述了實(shí)體的結(jié)構(gòu)、行為、元件及內(nèi)部連接關(guān)系，也就是說它定義了設(shè)計(jì)實(shí)體的功能，規(guī)定了設(shè)計(jì)實(shí)體的數(shù)據(jù)流程，制定了實(shí)體內(nèi)部元件的連接關(guān)系。（3）配置（CONFIGURATION） 配制用于將元件實(shí)例與實(shí)體結(jié)構(gòu)成對(duì)綁定，決定了哪個(gè)結(jié)構(gòu)體于實(shí)體關(guān)聯(lián)。（4）程序包（PACKAGE）程序包是經(jīng)常使用的數(shù)據(jù)類型和子程序的集合，可以認(rèn)為是VHDL的工具箱,主要對(duì)程序包中的常量、數(shù)據(jù)類型和子程序進(jìn)行格式描述，類似于C語言中的頭文件。（5）庫（LIBRARY）庫具體對(duì)程序包聲明的數(shù)據(jù)類型和子程序進(jìn)行功能說明。 VHDL語言的應(yīng)用硬件描述語言已成為當(dāng)今以及未來電子設(shè)計(jì)自動(dòng)化(EDA)解決方案的核心，特別是對(duì)于深亞微米復(fù)雜數(shù)字系統(tǒng)的設(shè)計(jì)，硬件描述語言具有獨(dú)特的作用。VHDL在數(shù)字電子電路的設(shè)計(jì)中具有硬件描述能力強(qiáng)、設(shè)計(jì)方法靈活等優(yōu)點(diǎn)[17]。利用硬件描述語言VHDL，數(shù)字電路系統(tǒng)可從系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門級(jí)三個(gè)不同層次進(jìn)行設(shè)計(jì)，即上層到下層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計(jì)自動(dòng)化（EDA）工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動(dòng)綜合工具轉(zhuǎn)換到門級(jí)電路網(wǎng)表。接著，再用專用集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)自動(dòng)布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。目前，這種高層次設(shè)計(jì)(highleveldesign)的方法已被廣泛采用。據(jù)統(tǒng)計(jì)，目前在美國硅谷約有90%以上的ASIC和FPGA采用硬件描述語言進(jìn)行設(shè)計(jì)。VHDL的應(yīng)用已成為當(dāng)今以及未來EDA解決方案的核心，而且是復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)的核心[18]。4 系統(tǒng)設(shè)計(jì)方案的研究本系統(tǒng)主要集中在以FPGA以核心外圍擴(kuò)展設(shè)計(jì)，整個(gè)電路主要電子鎖具的組成框圖是以可編程邏輯器件（FPGA）為核心，配以相應(yīng)硬件電路，完成密碼的設(shè)置、存貯、識(shí)別和顯示、驅(qū)動(dòng)電磁執(zhí)行器并檢測(cè)其驅(qū)動(dòng)電流值，報(bào)警等功能。 FPGA接收鍵入的代碼，并與存貯在閃存中的密碼進(jìn)行比較，如果密碼正確，則驅(qū)動(dòng)電磁執(zhí)行器開鎖；如果密碼不正確，則允許操作人員重新輸入密碼，最多可輸入三次；如果三次都不正確，則通過FPGA產(chǎn)生報(bào)警，F(xiàn)PGA將每次開鎖操作和此時(shí)電磁執(zhí)行器的驅(qū)動(dòng)電流值作為狀態(tài)信息發(fā)送給監(jiān)控器，同時(shí)將接收來自接口的報(bào)警信息也發(fā)送給監(jiān)控器。 系統(tǒng)實(shí)現(xiàn)方案的論證比較方案一 ：采樣臺(tái)灣凌陽科技有限公司推出的以凌陽自主研發(fā)的SPCE061A芯片為主控芯片，用一條下載線連接到計(jì)算機(jī)就可以實(shí)現(xiàn)在線仿真、在線調(diào)試、在線下載，低廉的價(jià)格保證了系統(tǒng)可靠開發(fā)；此外，61板具有SO