【導(dǎo)讀】量少，安全性差的機(jī)械式密碼鎖已是必然趨勢。隨著電子技術(shù)的發(fā)展，電子密碼鎖的設(shè)。計也在不斷地發(fā)展，有傳統(tǒng)的PCB板設(shè)計、用PLC設(shè)計或者用單片機(jī)設(shè)計等。以單片機(jī)為主要器件,其編碼器與解碼器的生成。在實際應(yīng)用中,由于程序容易跑飛,系統(tǒng)的可靠性能較差。以更加快速、靈活地設(shè)計出符合各種要求的密碼鎖,優(yōu)于其他設(shè)計方法。本文介紹的是一種基于現(xiàn)場可編程門陣列FPGA器件的電子密碼鎖的設(shè)計方法。文采用EDA技術(shù)，利用QuartusII工作平臺和硬件描述語言，設(shè)計了一種電子密碼鎖，并通過一片F(xiàn)PGA芯片實現(xiàn)。路,利用EDA工具將更新后的設(shè)計下載到FPGA中即可,無需更改外部電路的設(shè)計,大大提高了設(shè)計的效率。示控制、自動報警的功能使得設(shè)計人性化、實用化，真正起到了為現(xiàn)實生化服務(wù)的目的。因此，該密碼鎖具有較高的推廣價值。誤碼輸入保護(hù)措施........

　　

【正文】 較電路 。 預(yù)置密碼電路 。 計數(shù)器選擇電路 。 控制指示燈電路 。 分頻電路 。 七段顯示譯碼電路 。 其他簡單電路。 下面將對這幾個模塊電路進(jìn)行分別討論。 輸入消抖同步電路 在數(shù)字密碼引爆器中 ,SETUP、 READY、 WAIT_T、 LOCK_OFF 及 0～ 9 數(shù)字輸入電路需要一個同步消抖電路 ,。由于用與非門構(gòu)成的觸發(fā)器用低電平觸發(fā) ,因而按鍵送入的密碼數(shù)字必須設(shè)計為低電平有效。 用來描述輸入消抖同步電路功能的 VHDL 語言程序 （見附錄 1）就是 RS 觸發(fā)器 電路的 VHDL 語言描述。 除此方法消抖外，還可以應(yīng)用延時的方法來實現(xiàn)消抖。 第四章 系統(tǒng)詳細(xì)設(shè)計 22 編碼電路 編碼電路是 10 線至 4 線的 BCD 編碼器 ,因為前級的消抖同步電路的輸出是高電平 ,所以 0～ 9 十個密碼數(shù)字經(jīng)消抖同步后進(jìn)入編碼器時應(yīng)該是高電平有效。這時編碼器的輸出 B4 為 MSB,B1 為 LSB。 用來描述編碼器電路模塊功能的 VHDL 語言程序 詳見附錄 1。其仿真波形 如圖 所示。 圖 編碼器電路模塊 的仿真波形 從仿真圖中，可以很容易的看出，當(dāng)沒有按鍵時輸出 T 為低電平， W、 X、 Y、 Z均為高電平。當(dāng)有 按鍵按下時實現(xiàn) 10 線至 4 線的 BCD 編碼器的功能。 比較電路 比較器的輸入來自編碼器的輸出 B1～ B4 四位數(shù)據(jù)和預(yù)置碼電路的輸出 E1～ E4 四位數(shù)據(jù)。比較器的功能是對它的兩個輸入進(jìn)行比較 ,當(dāng)比較結(jié)果不相等時 ,Dep 輸出為 0。當(dāng)比較結(jié)果相等時 ,Dep 輸出為 1。 用來描述比較電路模塊功能的 VHDL 語言程序 見附錄 1。 其仿真波形 如圖 所示。 第四章 系統(tǒng)詳細(xì)設(shè)計 23 圖 比較電路的仿真波形 從圖中容易分析出，只有輸入 ABCDEFG 具有相同的電平時，輸出 T 才為高電平，其余均為低電平。 預(yù)置密碼電路 預(yù)置密碼電 路是數(shù) 電子密碼鎖 的密碼規(guī)定電路 ,是由設(shè)計者事先規(guī)定好的密碼電路 , 如果設(shè)計者要想更改預(yù)置密碼 ,可以在 VHDL 語言程序中進(jìn)行修改。 采用 VHDL 語言描述預(yù)置密碼電路功能的 VHDL 語言程序詳見 附錄 1 所示 ,程序中將預(yù)置密碼電路的密碼設(shè)為 411。 其仿真波形 如圖 ： 圖 預(yù)置密碼電路的仿真波形 從圖中可以看出，仿真波形的輸出有毛刺，這是由于仿真時間短，信號延遲導(dǎo)致的。由于在實際中有相應(yīng)的出來措施可以去除毛刺，所以對系統(tǒng)工作性能的影響不大。 計數(shù)器選擇電路 計數(shù)器選擇電路的功能是控制預(yù)置密碼 電路的地址?？刂破鞯?CNP 是時鐘信號 ,在計數(shù)器選擇電路的 VHDL 語言程序中用 A 來代替 。B 用來代替復(fù)位信號 RESET_CNT。C、D 為地址 。當(dāng)計數(shù)器計到 3 時 ,向控制器發(fā)出反饋信號 CNTe3,CNTe3 在計數(shù)器選擇電路中用 E 來代替。 用來描述計數(shù)器選擇電路功能的 VHDL 語言程序 詳見 附錄 1。 第四章 系統(tǒng)詳細(xì)設(shè)計 24 圖 計數(shù)器電路的仿真波形 從圖中可以看出，只有在輸入 B 為低電平時， C,D 才開始變化，當(dāng) CD=11 時，輸出 E 變?yōu)楦唠娖剑⑶乙恢背掷m(xù)到 B 發(fā)生變化，即產(chǎn)生復(fù)位信號。 控制指示燈電路 在控制指示燈電路中 ,LT 和 RT 是用兩個 RS 觸發(fā)器來進(jìn)行驅(qū)動的 ,控制器提供的置位和復(fù)位信號都應(yīng)該是低電平有效。 用來描述 RS 觸發(fā)器功能的 VHDL 語言程序 如下。 ARCHITECTURE kf_f_arc OF kf_f IS COMPONENT knand2 PORT( A,B :IN std_logic。 C :OUT std_logic)。 END COMPONENT。 SIGNAL tmp1,tmp2 :std_logic。 BEGIN U0:knand2 PORT MAP(A,tmp1,tmp2)。 U1:knand2 PORT MAP(tmp2,B,tmp1)。 C=tmp2。 END kf_f_arc。 該程序是利用兩個兩輸入與非電路通過端口隱射產(chǎn)生的。實現(xiàn)方法簡單，模塊化性強(qiáng)，易于復(fù)用。由于該電路功能相對簡單，仿真波形略。 分頻電路 在電子密碼鎖系統(tǒng)中分頻電路輸出有兩路 :一路用來驅(qū)動蜂鳴器 OSC1,其頻率為1000Hz。另一路用來提供消抖同步電路的時鐘 OSC2,其頻率為 4～ 8Hz。分頻電路的輸入時鐘是由外部時鐘提供的 ,外部時鐘頻率取 1MHz。 兩個用來 描述分頻電路功能的 VHDL 語言程序詳見 附錄。 圖 描述了 10 分頻電路的邏輯功能，從圖中看出當(dāng)輸出 B 與輸入 A 的周期關(guān)第四章 系統(tǒng)詳細(xì)設(shè)計 25 系為 TB=10*TA； 而圖 則描述了 20 分頻的邏輯功能 , 從圖中看出當(dāng)輸出 B 與輸入A 的周期關(guān)系為 TB=20*TA。 圖 10 分頻電路的波形仿真 圖 20 分頻電路的波形仿真 1000 分頻和 2020 分頻的電路由 10 分頻和 20 分頻電路串聯(lián)得到：分別如 圖 和圖 圖 由三個 10 分頻電路串聯(lián)的 1000 分頻電路 圖 由 10 分頻和 20 分 頻電路串聯(lián)的 200 分頻電路 當(dāng)多個分頻電路串聯(lián)時，總的分頻值為這些電路的乘積。這與計數(shù)器是相同的。 七段顯示譯碼電路 七段顯示譯碼電路的功能是用來實現(xiàn)輸入密碼的顯示 ,電路中的發(fā)光二極管以七段形式來顯示輸入的數(shù)碼。這個電路的輸入是編碼器的輸出 B1～ B4 四位數(shù)碼 。由于需要高電平驅(qū)動發(fā)光二極管 ,所以輸出應(yīng)該是高電平有效。 描述七段顯示譯碼電路功能的 VHDL 語言程序 詳見 附錄 1。 第四章 系統(tǒng)詳細(xì)設(shè)計 26 其仿真波形 如圖 所示 圖 七段顯示譯碼電路仿真波形 從圖中看出，仿真的結(jié)果為一個 4 輸入 7 輸出的譯碼，其功能與 集成元件 7448 相似。當(dāng)輸入四位 BCD 碼時，輸出七位的電平驅(qū)動數(shù)碼管顯示相應(yīng)的十進(jìn)制數(shù)。但是在仿真中有毛刺的產(chǎn)生，還有不確定狀態(tài)。這是由于仿真時間短，信號延遲的結(jié)果。在實際中人眼不會感覺到數(shù)碼管的閃爍。不確定狀態(tài)的產(chǎn)生是由于輸入為 0111，這在實際的BCD 碼輸入時也不會產(chǎn)生，因此給電路可以安全的工程使用。 其他簡單電路 這部分介紹了電子密碼鎖設(shè)計過程中的一些簡單電路 ,主要包括反相器、三態(tài)反相器和緩沖器。描述它們邏輯功能的 VHDL 語言程序詳見附錄 1。由于這些電路相對簡單，其仿真波形略。 控 制器模塊的分析及其 VHDL 語言程序 這一節(jié)設(shè)計電子密碼鎖系統(tǒng)的核心部分 —— 控制器?？刂破髟谙到y(tǒng)中只有一個 ,它只占硬件的很小一部分 ,因此對控制器的設(shè)計常常不是從電路如何最簡單入手 ,而是考慮邏輯清楚 ,便于修改。 控制器設(shè)計的主要依據(jù)是 圖 所示 的電子密碼鎖控制器的流程圖。為了讀圖和設(shè)計方便 ,可以先將流程圖轉(zhuǎn)換成和數(shù)字邏輯狀態(tài)圖很接近的 MDS 圖。狀態(tài)圖和 MDS 圖之間的對應(yīng)關(guān)系 如圖 所示。 第四章 系統(tǒng)詳細(xì)設(shè)計 27 圖 狀態(tài)圖和 MDS 圖之間的對應(yīng)關(guān)系 通過電子密碼鎖的 MDS 圖轉(zhuǎn)換出狀態(tài)的布爾表達(dá)式 ,接下來就可以進(jìn)行這個控 制器的 VHDL 語言程序設(shè)計。用來實現(xiàn)電子密碼鎖中控制器功能的 VHDL 語言程 序詳見附錄 1。 控制部分的狀態(tài)跳轉(zhuǎn)如圖 所示： 圖 狀態(tài)跳轉(zhuǎn)圖 上面的狀態(tài)跳轉(zhuǎn)圖的跳轉(zhuǎn)條件見圖 。 第四章 系統(tǒng)詳細(xì)設(shè)計 28 圖 跳轉(zhuǎn)條件表 至此為止 ,完成了整個電子密碼鎖系統(tǒng)的設(shè)計工作。 系統(tǒng)的 RTL 分析 可以使用 RTL Viewer 在進(jìn)行分析和詳細(xì)描述后分析設(shè)計。 RTL Viewer 提供設(shè)計的邏輯門級原理圖和層次結(jié)構(gòu)列表，列出整個設(shè)計網(wǎng)表的實例、基本單元、引腳和網(wǎng)絡(luò)?？蛇^濾顯示在視圖上的信息，瀏覽設(shè)計視圖的不 同頁面來檢查設(shè)計并確定應(yīng)當(dāng)作的更改。 本系統(tǒng)的 RTL 分析圖見，附錄 2。 從中可明顯看出和系統(tǒng)框圖相對應(yīng)的原件部分。根據(jù)各個部分的連接線路，可推測系統(tǒng)的功能實現(xiàn)。 第五章 系統(tǒng)評析 29 第 五 章 系統(tǒng) 評析 本文在系統(tǒng)設(shè)計方面具有兩大優(yōu)勢，一是利用了 FPGA 設(shè)計，使得系統(tǒng)集成化、代碼化，且大大降低了硬件設(shè)計的要求和成本；二是系統(tǒng)設(shè)計充分考慮現(xiàn)實生活的需要，設(shè)計人性化、實用化。 本文介紹的電子密碼鎖的設(shè)計方法比較綜合，從密碼的輸入、判斷一直到密碼錯誤后的防盜報警都使用可編程邏輯器件來實現(xiàn)，而且電路所需實現(xiàn)的所有功能均使用VHDL 語言 來描述，使得電路的制作集成化、綜合化，而且易于修改。大大減少了硬件制作的成本、降低了硬件制作的工藝要求。 在鍵盤輸入上，本系統(tǒng)采用人們比較熟悉的數(shù)字鍵盤來實現(xiàn)，通過 VHDL 語言來編碼實現(xiàn)相應(yīng)數(shù)值的輸入。在密碼鎖控制模塊、顯示模塊中， VHDL 的運(yùn)用使得許多硬件邏輯電路代碼化，大大降低了硬件制作的困難，通過可編程邏輯電路省去了許多硬件芯片，簡化系統(tǒng)結(jié)構(gòu)，降低成本，提高了系統(tǒng)的保密性和可靠性。而且 FPGA 的可擦除功能使得系統(tǒng)的修改和更新變得十分容易。 本文介紹的密碼鎖系統(tǒng)最大的另一個優(yōu)勢在于貼近現(xiàn)實生活，具有使用 價值，在設(shè)計過程中充分考慮了生活中會遇到的各種情況。在密碼輸入方面，系統(tǒng)使用簡單的數(shù)字鍵盤來實現(xiàn)，使得操作十分容易，老少皆能操作。同時，在 FPGA 中還加入了鍵盤防抖的功能，減少了機(jī)械鍵盤抖動帶來的輸入反方面的麻煩；在功能設(shè)計中，加入了密碼修改的功能，使得人們在使用時可以根據(jù)自己的習(xí)慣設(shè)置自己熟悉的密碼，而且密碼鎖中加入了自動鎖死的功能，當(dāng)連續(xù) 3 次輸入的密碼錯誤時，密碼鎖會自動鎖死，以防止盜竊者利用試探性的方法，竊取密碼。同時系統(tǒng)中還加入了多個顯示模塊，包括輸入數(shù)據(jù)、輸入密碼次數(shù)、錯誤的次數(shù)以及各種工作狀態(tài)的 指示燈等等。 另外，本系統(tǒng)還加入了自動報警功能，當(dāng)輸入錯誤密碼時，系統(tǒng)會當(dāng)作是盜竊者在試探密碼，同時發(fā)出報警信號，系統(tǒng)的報警信號分為閃爍燈和鈴聲兩部分，燈光為紅綠色交替閃爍、報警音為頻率 1KHz 的鈴聲， 1KHz 的聲音對人耳的刺激較大很容易引起附近人員的注意，這樣可以使得報警在最短時間內(nèi)被發(fā)現(xiàn)。第六章 系統(tǒng)前景 30 第 六 章 系統(tǒng) 前景 隨著科技的發(fā)展，人們對與密碼鎖的安全性和實用、方便的要求亦在不斷提高， 基于本系統(tǒng)的設(shè)計我們可以對密碼鎖做出一下一些方面的擴(kuò)展和改進(jìn) ： 加強(qiáng)密碼的安全性：豐富密碼的功能，使密碼的長度增加或是設(shè)計為 可控的任意長度的密碼；在密碼中加入一些特殊字符，彌補(bǔ)密碼僅僅是數(shù)字的不足；在保密行需求高的地方可加入指紋識別技術(shù)等作為密碼。 利用紅外技術(shù)，使密碼輸入變?yōu)檫b控方式， 即密碼的輸入可以通過紅外發(fā)射到密碼鎖中 ，以方便開鎖解鎖。 結(jié)合現(xiàn)代通信技術(shù)，增強(qiáng)報警功能。 在密碼鎖的報警模塊中加入信號發(fā)生器 ，使其在發(fā)聲警情時能自動向戶主的手機(jī)發(fā)送短信，自動報警并發(fā)送事先設(shè)定好的信息。 第七章 總結(jié) 31 第七章 總結(jié) 本論文在介紹 FPGA 設(shè)計方法、流程的基礎(chǔ)上，詳細(xì)討論了基于 FPGA 的電子密碼鎖的 設(shè)計與實現(xiàn)。 在數(shù)字電路的設(shè)計中 ,自頂向下的 設(shè)計方法 ，這是一種數(shù)字電路設(shè)計中使用的設(shè)計方法，基本思想是：首先確定頂層模塊并進(jìn)行頂層模塊的設(shè)計 。然后將頂層模塊中的邏輯功能劃分為不同的功能模塊 ,再進(jìn)行功能模塊的詳細(xì)設(shè)計。 頂層模塊的對外接口部分主要包括輸入信號、輸出信號、一些輸入輸出雙向信號以及需要傳輸?shù)哪承﹨?shù) ,它是通過 VHDL 語言程序中的實體說明來描述的 。頂層模塊的內(nèi)部結(jié)構(gòu)給出了系統(tǒng)的各個模塊以及各個模塊之間的連接關(guān)系 ,它是通過 VHDL 語言程序中的結(jié)構(gòu)體來進(jìn)行描述的。 自頂向下的設(shè)計方法的主要思想是對數(shù)字系統(tǒng)進(jìn)行模塊劃分 ,例如 ,可以將系統(tǒng)劃分為控制部 分和受控部分 ,而受控部分又可以劃分成更小的底層模塊。這里將 電子密碼鎖 電路中的受控部分劃分為 9 個模塊 ,它們分別是輸出消抖同步電路、編碼電路、比較電路、預(yù)置密碼電路、計數(shù)器選擇電路、控制指示燈電路、分頻電路、七段顯示譯碼電路和一些簡單電路。 通過該設(shè)計，自己在 數(shù)字電路 系統(tǒng)結(jié)構(gòu)的研究設(shè)計、 FPGA 的研發(fā)上都受益非淺。這僅要求靈活應(yīng)用以前所學(xué)的專業(yè)知識，也要求自己在新領(lǐng)域中要不斷學(xué)習(xí)，極大地鍛了我獨(dú)立的研發(fā)能力。在設(shè)計中我 對模塊化設(shè)計和自定向下的設(shè)計思想 有了深刻的理解，同時對整個硬件的開 發(fā) 設(shè)計有了深刻的認(rèn)識，積累 了一定的硬件調(diào)試經(jīng)驗，相信對以后的工作和學(xué)習(xí)都會極大的幫助。 在今后的研究中，有待一步研究的理論和實踐工作主要有： 1） 優(yōu)化各個模塊的設(shè)計，減少硬件資源的使用，提 高處理速度。 2） 增加 系統(tǒng)的穩(wěn)定性，使系統(tǒng)能在不同的環(huán)境下高效穩(wěn)定的運(yùn)行。 3）基于可編程器件的信號處理 算法的設(shè)計，采樣該類算法的硬件設(shè)計將具有更高的性能； 32 謝 辭 本課題在選題及研究過程中得到 楊 老師的悉心指導(dǎo)。 楊 老師多次詢問研究進(jìn)程，并為我指點(diǎn)迷津，幫助我開拓研究思路，精心點(diǎn)撥、熱忱鼓勵。 楊 老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實的態(tài)度，踏踏實 實的